方法は2つあります。

①インダクタが接続されるSWピンとグランドラインの間に、直列の抵抗とセラミック・コンデンサで構成されるスナバ回路を追加する。

②BOOTピンとSWピン間に接続されるBOOTコンデンサに直列に、BOOT抵抗を追加する。

素子の値は、抵抗が数Ω、コンデンサが数百pF～数千pFで、理論的に求める方法はありますが、配線パターンの寄生容量値や寄生インダクタンス値により変わってきますので、実際はカット・アンド・トライの方法で値を決めていきます。 スイッチング・ノイズ低減の原理は、いずれもSWピン電圧波形のスルーレートを低減することでオーバーシュートを低減することによります。 ただし、スイッチング・ノイズ低減とのトレード・オフで電源効率が低減しますので注意が必要です。