15件の結果を表示中 - 1,501 - 1,515件目 (全2,733件中)
  • 投稿者
    検索結果
  • #6251

    MKT
    参加者

    ご連絡ありがとうございます。

    取り急ぎ、VCXOとフィルター乗数を変更したところ、
    入出力のLOCKは確認できました。
    色々とご教授して頂きありがとうございます。

    ご質問に関して下記に回答いたします。

    1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか?
      >いいえ、別途基板を製作し、そちらでの症状です。

    2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
      ツール上でのReadback設定は正しくできておりますでしょうか?
      >Readback設定とはTICS-Pro上どこになるのでしょうか? 
       ”Raw Registers”内のREADになるのでしょうか?
      
    3). 正しい値がReadできるクライテリアは、2度Readすることでしょうか?
    それとも、時間を空けることが重要でしょうか?
    値をWrite後、時間をあければ、初回ReadでWriteした値が読めますか?

     >正しい値がReadできるクライテリアは、
      ①2度Readすること
      ②時間を空けること
      ①②どちらでもない。
       全てのレジスタを設定している中で、何処かのレジスタが設定された段階で
       値が反映されているのではと考えている。

    お手数をお掛けいたしますが、ご確認の程、よろしくお願い致します。


    kkk
    参加者

    Resource Explorerが起動できなかったため遅くなりましたが、ご紹介いただいたサンプルコードを確認しました。
    下記サンプルコードではSCG0によってFLLを再起動していますがDISMODをセットしていないため、DCOモジュレータを再起動していないと思います。

    // Initialize DCO to 12MHz
    __bis_SR_register(SCG0); // Disable the FLL control loop
    UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
    UCSCTL1 = DCORSEL_5; // Select DCO range 24MHz operation
    UCSCTL2 = FLLD_1 + 374; // Set DCO Multiplier for 12MHz
    // (N + 1) * FLLRef = Fdco
    // (374 + 1) * 32768 = 12MHz
    // Set FLL Div = fDCOCLK/2
    __bic_SR_register(SCG0); // Enable the FLL control loop

    オシレータ障害発生後に消費電流が増加したソフトの動作モードはアクティブモードとLPM3モードを交互に繰り返すことで、FLLをイネーブル/ディスエーブルに切り替えて再起動(DCOはイネーブルのまま)しましたが、消費電流がオシレータ障害発生前の数値に戻ることはありませんでした。
    DCOモジュレータの再起動によって消費電流がオシレータ障害発生前の数値に戻ることは確認できましたので、DCOモジュレータがオシレータ障害発生後の消費電流増加の原因と考えていますが、そのようなことは無いのでしょうか?

    #6248

    astro383
    参加者

    ご回答の内容に対してまして、お手数ですが もう少し確認させてください。
    125ohmと375ohmの分圧で 75%に減衰した場合 「datasheet P37 Figure 45の R29.4,R29.5は無効(50ohm終端は無効とする)とする想定となりますか。仮に 50ohm内部終端を有効とすると 伝送路のインピーダンスと 50ohm内部終端との間で レベル減衰が生じると推測しての質問となります。

    #6245

    astro383
    参加者

    ご回答有難うございました。125ohmと375ohmは、減衰とDC負荷の意味合いという事で承知しました。また伝送路の反射に対しまして ご助言いただき有難うございます。こちらに関しましても承知しました。

    • この返信は6 年、 1 ヶ月前に  astro383 さんが編集しました。
    #6243

    Kawai
    従業員

    【ご質問】
    代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    ライト完了後すぐにリードした所0x01がリードされました。
    少し時間を空けた後、再度リードすると0xF1がリードされた。
    一部レジスタは他のレジスタを設定後でないと有効にならない仕様があるのでしょうか?

    【回答】
    TICS-Proを使用して実機確認を行いましたが、そのような症状は確認できませんでした。

    R0x106に対し、以下を繰り返しましたが、
    誤った値が返ってくることはなく、書き込んだ値がReadできました。

    Write 0xF1
    Read
    Write 0x79
    Read
    Write 0xF1
    Read
    Write 0x79
    Read

    以上、宜しくお願い致します。

    #6235

    Kawai
    従業員

    >代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    >ライト完了後すぐにリードした所0x01がリードされました。
    >少し時間を空けた後、再度リードすると0xF1がリードされた。

    恐れ入りますが、本件の調査にあたり、以下についてお教え頂けますでしょうか?

    1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか?

    2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
    ツール上でのReadback設定は正しくできておりますでしょうか?

    3). 正しい値がReadできるクライテリアは、2度Readすることでしょうか?
    それとも、時間を空けることが重要でしょうか?
    値をWrite後、時間をあければ、初回ReadでWriteした値が読めますか?

    4). 本事象の再現性はどの程度ありますでしょうか?

    5). 特定のレジスタアドレスでのみ発生するのでしょうか?

    以上、宜しくお願い致します。

    #6228
    Yojiro
    Yojiro
    従業員

    amatsu1さん

    Reset解除または電源投入後の初回のGPIO0 Low→Highで、毎回タイミングが異なるのでしょうか。
    それとも、継続した動作(リセットなどが入らない)において、TBCLKSYNCによるPWM停止→再動作を繰り返すような処理で発生しているものでしょうか。

    後者の場合、TBCLKSYNCを0に設定することで、カウンタ(TBCTR)のカウントアップは停止しますが、値は保持されたままになります。TBCLKSYNCを1に変更する前に、TBCTRへ0を設定していただけますでしょうか。

    ご確認のほど、よろしくお願いいたします。

    Yojiro
    Yojiro
    従業員

    dues4aさん

    「TMS320F28375D」と「TMS320F28377D」は、SRAM/FLASHメモリの容量が異なるのみで、レジスタマップなど違いはありませんので、書き込み・ベリファイが正常に終了していれば、基本的に問題はないと考えております。ただし、異なるデバイスを選択された書き込みに関しましては、検証されておりませんので、どのような問題が発生するか明確にご提示することはできません。

    古いバージョンでは、ソフトウェアですので不具合が存在する場合がございます。可能な限り最新版のツールをご利用いただくことを推奨しております。
    Uniflashは、Ver.3からVer.4でソフトウェア構成が変わり、大幅にUI変更されております。今後V3でのソフトウェア更新は行われませんので、Uniflash Ver.4以降のご利用をお願いいたします。

    ご確認のほど、よろしくお願いいたします。

    #6224

    トピック: TBCLK開始タイミングが毎回変わる件

    フォーラム内 C2000

    amatsu1
    参加者

    いつも大変お世話になっております。

    現在TMS320F28027を使用し、HRPWMでPWM制御をしておりますが、
    以下のような問題がございます。

    ①GOIO0がLow→HighでXINT1_ISR割り込みを掛け、その先頭で
    SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC=1;
    としてPWMクロックを開始しているのですが、Duty Highのタイミングが毎回異なってしまいます。

    ②また、Duty HighのタイミングがGOIO0がLow→Highから大きくズレる場合、Dutyの70%でPWMの計算を開始している仕様にも関わらず、
     それよりも早いタイミングでDuty計算が確定してしまいます。(添付の赤丸部分)

    大変恐れ入りますが、原因につきまして何卒ご教示をお願い致します。

    #6219

    kkk
    参加者

    御連絡ありがとうございました。

    iPhoneやWifiルーターが無くネットワーク環境の変更は難しいです。
    自宅のパソコンとネットワーク環境ではResource Explorerが正常に動作したため、そちらでサンプルコードを確認します。

    #6218

    トピック: Part-to-Part Skew

    フォーラム内 スイッチ、ロジック

    HIGA
    従業員

    TI社の以下2種類のICについて、Part-to-Part Skewの値についてご教示いただけませんでしょうか。
    (部品ごとの遅延時間のばらつきを知りたい。)
    データシートを確認したのですが、値が見当たりませんでした。

    SN74LVC541APWR
    SN74LVC574APWR

    #6213

    Kawai
    従業員

    ご確認ありがとうございます。
    正しく設計されればLOCKできることがご確認頂けたかと存じます。

    -------------------------------
    【ご質問】
    また、送付頂きました設定ファイルを試しましたが、ロックは確認できませんでした。
    外付けVCXOを122.88MHzから12.5MHzへ変更との事ですが、これは、物理的にVCXOを
    部品変更すると言うことでしょうか?それともTICS-Proの設定を変更するだけでよろしいのでしょうか?

    【回答】
    評価ボード上のVCXOをそのままお使いなのでしたらLOCKのしようがありません。

    122.88MHzのVCXOは122.88MHz ± xx ppmの範囲でしか制御できませんので、
    適切なVCXOに置き換えなければ、LOCKすることができません。

    TICS-ProのExternal VCXOの値を変更しても、VCXOの周波数はその値には変わりません。
    実機上では12.5MHz / (R_Divider)の周波数 と 122.88MHz / (N_divider) の周波数を
    位相比較しようとしていることになり、位相比較周波数が一致しないため、LOCKできません。

    -------------------------------
    【ご質問】
    LMK04828B-EVM(評価ボード)の外付けループフィルターは
    122.88MHzでロックする乗数になっていると認識してよろしいでしょうか?

    【回答】
    適切でない可能性もありますので、
    使用する周波数設計に合わせて、WEBENCHでのご確認をお願い致します。

    Loop Filterの応答特性にピーキングがないこと、
    つまり、PLLの位相余裕が70°以上あることが理想です。

    -------------------------------
    【ご質問】
    代表値として、アドレス0x106へデータ0xF1をライトしましたが、
    ライト完了後すぐにリードした所0x01がリードされました。
    少し時間を空けた後、再度リードすると0xF1がリードされた。
    一部レジスタは他のレジスタを設定後でないと有効にならない仕様があるのでしょうか?

    【回答】
    こちらに関しまして確認致しますので、
    恐れ入りますが、お時間を頂けます様お願い致します。

    -------------------------------

    以上、宜しくお願い致します。

    • この返信は6 年、 2 ヶ月前に  Kawai さんが編集しました。
    #6212

    トピック: LMK03328の仕様確認7

    フォーラム内 クロック

    astro383
    参加者

    お世話になります。データシート(snas668d)の内容に関して ご教示ください。
    ◆P12 8.13 LVCMOS Output Characteristics (STATUS[1:0]) に記載がない仕様に関して
    P12 8.12 1.8-V LVCMOS Output Characteristics (OUT[7:0]) にある tSKEW (same divie value)に該当する仕様で、次の2種の情報を頂けますでしょうか。(1)STATUS0(1pin)と STATUS1(2pin) 間、(2)OUT[7:0]と STATUS0(1pin) 間

    #6206

    トピック: LMK03328の仕様確認6

    フォーラム内 クロック

    astro383
    参加者

    お世話になります。データシート(snas668d)の内容に関して 1点ご教示ください。
    ◆P26 Figure 31 の記載
    トピックタイトル(LMK03328の仕様確認5)の続きとなります。お手数をおかけします。
    この接続系の Signal Generatorを水晶発振器(LVCMOS出力) に変更、水晶発振器からLMK03328(SECREF_P/N)までの配線インピーダンスを50ohmとして P37 Figure 45の R29.4,R29.5を有効(50ohm終端を有効)とすれば、P26 Figure 31 にある様な外部抵抗(125 ohm と375 ohm) は不要となる認識で正しかったでしょうか。LVCMOS出力(3.3V max)が 1.65Vとなり、P11 8.9 Clock Input Characteristics (PRIREF_P/PRIREF_N, SECREF_P/SECREF_N)にある SECREF_P/N仕様 (VIH =2.6V以下)を満たせると考え 質問となります。


    amatsu1
    参加者

    いつも大変お世話になっております。

    >③割り込みが2回入ってしまう。
    ご教示いただいた内容を盛り込んだ結果、
    割り込みが1回となりました。
    ありがとうございました。

    > ④割り込み発生までに遅延がある。
    こちらにつきましては、どうしても対応しなくてはならない事項ではない為、
    一旦保留とさせていただき、時間を見つけて確認させていただきます。

    ご対応、誠にありがとうございました。
    以上、宜しくお願い致します。

15件の結果を表示中 - 1,501 - 1,515件目 (全2,733件中)