[amatsu1参加者]

いつも大変お世話になっております。
その後こちらでも原因解析した結果、以下の通り状況が変わりましたので、ご連絡致します。

①TZ2がHighからLowになった時にPWM出力がHighのままで次の周期でPWM出力が丸々Lowとなる
→自己解決致しました。
（EPwm3Regs.TZCTL.bit.TZA=0b10;を加えたところ、TZ2がHighからLow時にPWMがHighからLowになりました。）

②TZ2がHighからLowになった時にTZ2割り込みが毎回入らず、稀に入った時もHighからLowになってから7usの遅延の後、割り込みが入る
→TZ割り込みが入ったことを確認するための目印が違っていました。大変申し訳ございません。
目印を直して、割り込みクリアレジスタを見直したところ、TZ2がHighからLowになった時に毎回TZ2割り込みが入るようになりました。しかし、以下の問題が残っております。

　③割り込みが2回入ってしまう。
　④割り込み発生までに遅延がある。

なお、最新のコードは以下の通りとなります。

TZ_init(){

GpioCtrlRegs.GPAMUX2.bit.GPIO16=3;
GpioCtrlRegs.GPADIR.bit.GPIO16=0;

//TZ割り込み設定 ch3
EPwm3Regs.DCTRIPSEL.bit.DCALCOMPSEL=0b0001;
EPwm3Regs.TZDCSEL.bit.DCAEVT2=0b011;
EPwm3Regs.TZCTL.bit.DCAEVT2=0b10; // EVT2発生時にEPwm3AをLowレベルとする。
EPwm3Regs.TZCTL.bit.TZA=0b10; // EVT2発生時にEPwm3AをLowレベルとする。
EPwm3Regs.TZEINT.bit.CBC=1; 　// EVT2発生時にTZEINT割り込みをイネーブルにする。
EPwm3Regs.TZSEL.bit.DCAEVT2=1; // EVT2のパルスバイパルストリップをEPwm3_TZINのイベントソースとしてイネーブルにする。
EPwm3Regs.DCFCTL.bit.PULSESEL=0b01; // 周期の最初でマスク開始
EPwm3Regs.DCFOFFSET=0; // マスクのオフセット期間は0
EPwm3Regs.DCFWINDOW=15; // 600:10us = x:240ns(マスク期間)より、 x = 14.4 ≒ 15
EPwm3Regs.TZCLR.bit.DCAEVT2=1;
EPwm3Regs.TZCLR.bit.CBC=1; // DCAEVT2の状態をクリア(TRM P253)
EPwm3Regs.DCACTL.bit.EVT2SRCSEL=0; // とりあえずフィルターは使用しない
EPwm3Regs.TZFLG.bit.DCAEVT2=0;
PieCtrlRegs.PIEIER2.bit.INTx3=1; // PIEペリフェラルレベルのイネーブル設定　EPwm3_TZINTはINT2.3
}
// INT2.3
interrupt void EPWM3_TZINT_ISR(void) // EPWM-3
{
DINT; //グローバル割り込み禁止
EALLOW; //書き込み保護解除
EPwm3Regs.TZCLR.all=0x007F;
PieCtrlRegs.PIEACK.all|=PIEACK_GROUP2; // PIEグループ2のPIE→CPUへの通知を許可
//デバッグコード
GpioDataRegs.GPACLEAR.bit.GPIO18=1;
GpioDataRegs.GPASET.bit.GPIO18=1;
//ここまでデバッグコード
IER|=M_INT2;
EDIS; //書き込み保護設定
EINT; //グローバル割り込み許可
}

また、具体的な波形は添付の通りとなります。

大変恐縮ではございますが、ご対応何卒宜しくお願い致します。

• この返信は6 年、 2 ヶ月前に  amatsu1 さんが編集しました。

Attachments:

1. 

   9aa6a58a5cc41d04223ac1432d44a909.png
   

[kkk参加者]

御回答ありがとうございます。

御連絡いただいたURLのことです。
IE11で御連絡いただいた方法　1.ブラウザのキャッシュをクリアして再度アクセス、2.PCを再起動して再度アクセス、の両方を試しましたが、アクセスすることができませんでした。
アクセスできなかった時の画面を添付します。

Attachments:

1. 

   239e76f147d21580a4b90adb72aef67c.png
   

[amatsu1参加者]

いつも大変お世話になっております。

早急なご対応、誠にありがとうございます。
GPAMUX2.bit.GPIO16 = 3; としたところ、TZ2割り込みに入るようになりました。
ありがとうございました。

ただし、以下の問題が解消されませんでした。

①TZ2がHighからLowになった時にPWM出力がHighのままで次の周期でPWM出力が丸々Lowとなる
②TZ2がHighからLowになった時にTZ2割り込みが毎回入らず、稀に入った時もHighからLowになってから7usの遅延の後、割り込みが入る

以上、ご対応何卒宜しくお願い致します。

• この返信は6 年、 2 ヶ月前に  amatsu1 さんが編集しました。

TDC7201-ZAX-EVM…..評価ボード
MSP-EXP430F5529LP….CPUボード

上記を評価用に使用を検討しています。

PC<—->MSP-EXP430F5529LP　間のインタフェース仕様は公開は可能でしょうか？

よろしくお願い申し上げます。

[Yojiro従業員]

amatsu1さん

TZ2信号の入力設定において、GPAMUX2.bit.GPIO16 に00bを設定されているため、TZ2信号として認識されません。GPAMUX2.bit.GPIO16 = 3; として頂く必要があります。

他のDigital Compare／Trip Zone／割込みの設定については、問題がないように見受けられます。

 

GPIO設定をご確認いただけますでしょうか。

ご確認のほど、よろしくお願いいたします。

いつも大変お世話になっております。

現在、TMS320F28027にてテクニカルリファレンスマニュアルを拝読しながら、TZ2端子にHigh→Lowをトリガとして、EPWM3AのA出力をパルスバイパルスでLowとする処理を考えています。

しかし、以下のコードで割り込み及びEPWM3AのA出力がLowになりません。
お手数ですが、原因についてご教示願います。
なお、デバックはTBCLKを動かしながら実施しております。

init(){

GpioCtrlRegs.GPAMUX2.bit.GPIO16=0;
GpioCtrlRegs.GPADIR.bit.GPIO16=0;
EALLOW;
//TZ割り込み設定 ch3
Pwm3Regs.DCTRIPSEL.bit.DCALCOMPSEL=0b0001;
EPwm3Regs.TZDCSEL.bit.DCAEVT2=0b011;　　　　　　　　　　
EPwm3Regs.TZCTL.bit.DCAEVT2=0b10; 　　 // EVT2発生時にEPwm3AをLowレベルとする。
EPwm3Regs.TZEINT.bit.CBC=1; // EVT2発生時にTZEINT割り込みをイネーブルにする。
EPwm3Regs.TZEINT.bit.DCAEVT2=1;
EPwm3Regs.TZSEL.bit.DCAEVT2=1; // EVT2のパルスバイパルストリップをEPwm3_TZINのイベントソース
EPwm3Regs.DCFCTL.bit.PULSESEL=0b01; // 周期の最初でマスク開始
EPwm3Regs.DCACTL.bit.EVT2SRCSEL=0; // とりあえずフィルターは使用しない
EPwm3Regs.TZFLG.bit.DCAEVT2=0;

PieCtrlRegs.PIEIER2.bit.INTx3=1; // PIEペリフェラルレベルのイネーブル設定　EPwm3_TZINTはINT2.3
EPwm3Regs.TZSEL.bit.OSHT4=1; // TZ4発生時に1ショットでトリップ
EPwm3Regs.TZSEL.bit.OSHT5=1; // TZ5発生時に1ショットでトリップ
EPwm3Regs.TZSEL.bit.OSHT6=1; // TZ6発生時に1ショットでトリップ
IER|=M_INT2;
EDIS;
}

// INT2.3
interrupt void EPWM3_TZINT_ISR(void) // EPWM-3
{
EPwm3Regs.TZCLR.bit.DCAEVT2=1; // DCAEVT2の状態をクリア(TRM P253)
PieCtrlRegs.PIEACK.all|=PIEACK_GROUP2; // PIEグループ2のPIE→CPUへの通知を許可

}

• このトピックは amatsu1が6 年、 2 ヶ月前に変更しました。

[クライフ従業員]

kkk様

Resource Explorerは下記URLのことでよろしかったでしょうか。

http://dev.ti.com/tirex/explore

恐れ入りますが、1.ブラウザのキャッシュをクリアして再度アクセスいただく、
もしくは、2.PCを再起動して再度アクセスいただく、
以上をお試しいただけますでしょうか。

よろしくお願いいたします。
Cruijff

[MKT参加者]

ご連絡ありがとうございます。

現状、
入力
CLKin0 20MHzにて
出力
DCLK2 100MHz
SDCLK3(SYSREF) 12.5MHz
は確認しております。

DCLK2 SDCLK3は同期しております。

しかしながら、入出力が同期(LOCK)していない状況です。

LOCKする設定、条件等ございますでしょうか？

Concerto マイコンのCAN通信についての問い合わせです。
CANデータフレームを送信した場合、監視のため自身の送信データを受信します。
このデータフレーム送信と受信との遅延時間の許容範囲はいくらになりますか。

以上、よろしくお願いします。

サンプルコードを確認するためにResource Explorerを開こうとしましたが、下記のエラーメッセージが表示され開けませんでした。
「There was an error connecting to Resource Explorer. Check your internet connection or try again later.」

下記のブラウザで試しても開けなかったのですが、何か条件はあるのでしょうか？
・IE11
・Google Chrome　　バージョン: 74.0.3729.108（Official Build） （64 ビット）

[astro383参加者]

ご回答有難うございました。また御面倒をおかけしましたが 丁寧に対応にて助かりました。諸々承知しました。

[4ug従業員]

astro383様

ご投稿ありがとうございます。
ご質問頂いた内容に回答致します。ご確認下さい。

【ご質問】
ご回答有難うございます。ご面倒をおかけしますが、参考の範疇にて min/max値を ご教示いただけませんでしょうか。
【回答】
USに確認しましたが、各電源電圧のmin/max値の情報はありませんでした。
Datasheet記載の電気的特性以上のデータはないということでした。
その為、先日回答致しました計算式より特性インピーダンスをお求め頂けれと思います。

【ご質問】
先ほどの質問に追加で 4pin(Y端子)から 接続先ICまでの配線インピーダンスの推奨値を ご教示ください。
【回答】
一般的なインピーダンス値として50Ωほどでご設計頂ければ問題ないかと思います。

以上、よろしくお願い致します。

4ug

[ottey従業員]

Osugi様

お世話になっております。

返信が遅くなり、申し訳ございません。

最初のご質問の件でメーカーに確認したところ、
データシートp.31にあるVQNパッケージのLAND PATTERN DATAについてはあくまで推奨例にすぎないので、その通りで設計する必要はないとのことです。
また、本ICでは発熱量が少ないので、VIAを追加する必要はないかもしれないとのことです。

以上、よろしくお願いします。

[CBR従業員]

引合い　ありがとうございます。
動作温度が　0－95℃　でOKなら　MT41K512M8DA-093:P　　を推奨させて頂きます。
本製品は、MT41K512M8RH-125　とピンコンパチであり、動作周波数は1066MHz　品ですが、
下位互換があり、800MHｚで動作させることが可能です。　　

[kuwamura参加者]

forest様

情報ありがとうございます。
TINA-TIを使用しシミュレーションを行っていますが、定格オーバー等は見られませんが、
添付ファイルのVSWを見ていて、PWMしてのスイッチングが早い気がするのですがモデルの不具合でしょうか？
データシートにはオシレータの周波数はtyp 600kHzと記載されていて、スイッチングはそれくらいの速さで行っています。

以上、よろしくお願い致します。
kuwamura

Attachments:

1. 

   316ba3ea03e52bfe0876cb866ffb27b1.png