[Kawai従業員]

お世話になっております。

ご質問ですが、Loop Filter 帯域幅の計算方法を知りたいと認識致しました。

LMH1983 データシート（SNLS309I）P.13
“8.3.2 PLL1 Loop Response Design Equations” の項に記載されております、
下記計算式にてLoop帯域幅を算出することが可能です。

Timing Jitter、Alignment Jitterを除去するため、
P.44　Figure 33のLoop Filter推奨値でLoopBW = 10Hz以下となるように設計されており、
この値をご使用頂くことを推奨致します。

以上、宜しくお願い致します。

 

[kkk参加者]

御社担当者様より御連絡いただきました。

弊社で、書き込み可能な2台目のパソコンのMSP Flasherフォルダを丸ごと1台目のパソコンにコピーしたところ、1台目のパソコンでもhexファイルの書き込みが可能になりました。

書き込みができなかった直接的な原因は不明のままですが、1台目のパソコンでも書き込みが可能になったので、ここで確認は終了したいと思います。
色々な助言をいただき、ありがとうざございました。

[nabecim参加者]

ちなみに、抵抗で対策をする場合の定数はいかがでしょうか？
最初の投稿時も記載しましたが、添付グラフにおいてVcc5.5VでもVod=1.5V　Il=60mA、
25Ω負荷だとtyp60mAと考えると25Ωは大きすぎるような気がします。

抵抗を入れる＝ノイズマージンを削ることになるので、抵抗を入れる対策は風当りが強いのが実情です。
例えば12Ω前後でもOKということであれば、社内的な理解が得られやすいです。

②については村田製のトランスが安価かつ商流も広いのに対して、その他のメーカー品は高価かつ入手性も悪いものが多い印象があります。
ホットスワップについては別途検討してみます。

Attachments:

1. 

   figure11.png
   

DAC8771のover-rangeとは、
Output Currentが0 mA – 20 mA; 4 mA – 20 mA; ±24 mA
Output Voltageが0 V – 6 V; 0 V – 12 V; ±6 V; ±12 Vのレンジで
Configuration DAC Register (address = 0x04) [reset = 0x0000]の
bit[3:0]のRENGE[3:0]で設定できますでしょうか?
また、Buck-Boost Converterをenableに設定し、
over-rangeで出力することは、可能でしょうか?
2019/4/23までに回答頂けると助かります。

[nabecim参加者]

ご返信ありがとうございます。

＞パルストランスとありますが、Typical Application CircuitでのX-FMRになりますでしょうか？
そうです。

＞この場合、後段にLDOを接続した場合、電流制限のかかるLDOであれば制限にはなりますが、この方法ではないという認識でしょうか？
一般的なLDOではドライバーに必要な数十ミリの電流は供給しつつ、200mA以下で制限をかけることは難しいと考えています。
TIの評価用ボードで採用されているLDO（TPS76350）でも、おおよそ1A流れなければ制限がかからないとデータシート上記載されており、短絡保護としては期待できないと考えています。
http://www.tij.co.jp/jp/lit/ug/sluu469/sluu469.pdf

LT3090（TI）等、制限が可能なLDOがあることは認識しておりますが、一般的なLDOと比較して高コストで採用は難しいと思っています。

LMR23630-Q1のデータシート　9.2.2.5 Output Capacitor Selectionに記載されている計算式 (16)について、教えて下さい。
IOH, IOLの値はどのような値を使用すればよいのでしょうか？

お世話になります。データシート(SNLS309I –APRIL 2010–REVISED DECEMBER 2014)の記載に対して ご教示ください。
P14 Figure 10. External Loop Filter Schematic Detail にあります VC_LPF出力に対する LPFのカットオフ周波数を教えてください。P44 Figure 33. LMH1983 Typical Interface Circuit の回路を想定しています。

[mtmt従業員]

ご連絡頂きありがとうございます。
弊社の理解不足で申し訳ございません。
パルストランスとありますが、Typical Application CircuitでのX-FMRになりますでしょうか？
電源トランスのイメージでしょうか？
この場合、後段にLDOを接続した場合、電流制限のかかるLDOであれば制限にはなりますが、この方法ではないという認識でしょうか？

[Yaita従業員]

お問い合わせ有難うございます。
以下に回答させて頂きます。
1.
最新のApplication Customization Tool v5.1でご指摘の”Power Source ILimit Input Event”が選択可能となっておりますがこれはTool上での誤りとの事です。次回verでは選択項目から削除される予定です。
この機能を選択しても何も起こらないとは聞いておりますが、選択しないようにお願い致します。

2.
HostからのI2C制御によってTPS65987Dへの各種設定が可能です。
詳細は以下のアプリケーションノートをご参照頂けますでしょうか。
– TPS65987DDH and TPS65988DH Host Interface Technical Reference Manual
http://www.tij.co.jp/jp/lit/ug/slvubh2b/slvubh2b.pdf

3.
I2Cの閾値はLDO_1V8 or LDO_3V3への変更で必要な設定は特にございません。
ご記載の通りプルアップで動作可能と考えます。

4.
AUX信号に関して、Type-CレセプタクルとHD3SS460間は直結になるかと思います。
ご参考までに、評価ボードの回路図をご参照頂けますでしょうか。
– HD3SS460EVM-SRC
http://www.tij.co.jp/jp/lit/ug/sllu214d/sllu214d.pdf

[KJ従業員]

KemQZWN9様

C1 = VCC 、C2,C3,C4 = 2 × VCCがPeak電圧で流れます。
本デバイスはVCC =3~5.5Vですので、使用範囲を考慮しての推奨とさせて頂きました。
VCC = 3.3Vでご使用であれば、マージンは増える方向です。
上記情報を基にコンデンサ耐圧を選定して頂けますようお願い致します。

KJ

[KemQZWN9参加者]

ご回答ありがとうございます。
もう一点確認ですが、実静電容量をデータシート記載通りに合わせるためにはコンデンサのDC Bias特性を顧慮して、
それぞれのコンデンサにかかる電圧情報が必要です。
推奨している耐圧が実際かかる電圧と認識でよろしいでしょうか。それとも、ある程度マージンが含まれている値ですか。

[Osugi参加者]

度々すみません、
データシートに注意書きが確認できました。

All unused inputs of the device must be held at VCC or GND to ensure proper device operation.
Refer to Implications of Slow or Floating CMOS Inputs application report.

データシートP.12　11 Layout
11.1 Layout Guidelines　で以下の通り記述がありました。

When using multiple bit logic devices, inputs must not float. In many cases, functions or parts of functions of digital logic devices are unused.
Some examples are when only two inputs of a triple-input AND gate are used, or when only 3 of the 4-buffer gates are used.
Such input pins must not be left unconnected because the undefined voltages at the outside connections result in undefined operational states.
Specified in Absolute Maximum Ratings are rules that must be observed under all circumstances.
All unused inputs of digital logic devices must be connected to a high or low bias to prevent them from floating.
The logic level that must be applied to any particular unused input depends on the function of the device. Generally they are tied to GND or VCC, whichever makes more sense or is more convenient. It is acceptable to float outputs unless the part is a transceiver.
If the transceiver has an output enable pin, it disables the outputs section of the part when asserted. This does not disable the input section of the I/Os so they also cannot float when disabled.

E2Eにもいくつか投稿を確認できました。

◆[FAQ] How do I terminate any unused channels of a logic device?

http://e2e.ti.com/support/logic/f/151/t/741195?tisearch=e2e-sitesearch&keymatch=The%20inputs%20of%20a%20CMOS%20device%20are%20high-impedance

◆[FAQ] How does a slow or floating input affect a CMOS device?
http://e2e.ti.com/support/logic/f/151/t/737694?tisearch=e2e-sitesearch&keymatch=The%20inputs%20of%20a%20CMOS%20device%20are%20high-impedance

以上宜しくお願い致します。

毎度お世話になります。

ロジックについて問合せがあります。

お手数をおかけいたしますが、ご教示のほどお願いいたします。

【質問内容】

　　入力A,Bがオープン（不定）の場合、どの様な動作になりますでしょうか。
　　［CMOSロジックの入力インピーダンスが高いので、オープンのままで使用すると
　　　出力が不安定＆貫通電流が流れ誤動作の原因になるかと思いますが。。。］

　　できれば内部回路も知りたく。

以上お手数をおかけいたしますが、宜しくお願い致します。

[Yojiro従業員]

HIGAさん

・無線の種類としてはWiFiやBluetooth、ZigBeeなどどれに該当するのでしょうか？

CC2544につきましては、標準的なプロトコルには対応しておらず、お客様自身でプロトコルを設計・作成していただく製品になっております。

・本製品を使用した時、電波干渉や電波強度はWireless USBと比較して強いでしょうか？

電波干渉回避につきましては、お客様の設計されるプロトコルスタックに依存いたします。
電波強度につきましては、BLEと同じGFSKになります。通信速度や通信距離にも依存する特性になります。基本特性はデータシートに記載されておりますので、ご確認・ご検討いただければと思います。

・混戦状態下で通信を確保するために周波数ホッピングなどといった電波干渉緩和の技術はどのような可能でしょうか？

ソフトウェアでの実装になりますので、お客様の設計により実装可能となっております。

以上、ご確認のほど、よろしくお願いします。

以下ご教示いただきたく。

・無線の種類としてはWiFiやBluetooth、ZigBeeなどどれに該当するのでしょうか？

・本製品を使用した時、電波干渉や電波強度はWireless USBと比較して強いでしょうか？

・混戦状態下で通信を確保するために周波数ホッピングなどといった電波干渉緩和の技術はどのような可能でしょうか？