-
検索結果
-
トピック: IQ型を使った演算時間の短縮化について
いつも大変お世話になっております。
早速ですが、TMS320F28027にて、以下の2点質問がございます。①以下のようなコードを書いたところ、演算時間が3.7usでした。
処理時間をさらに早くする方法について、ご教示願います。#define GLOBAL_Q 16
#define MAX_CNTVAL _IQ(414)
#define MIN_CNTVAL _IQ(14.4)
#define PWM_PERIOD _IQ(600)
#define K0 _IQ(0.01347)
#define K1 _IQ(0.01347)
#define K2 _IQ(0.99917)
_iq IoutDetect_Ch1;
_iq IoutDetect_Ch2;
_iq CtrlVal0_Ch1;
_iq CtrlVal0_Ch2;
_iq Ierror0_Ch1;
_iq Ierror0_Ch2;
_iq Ierror1_Ch1;
_iq Ierror1_Ch2;interrupt void ADCINT1_ISR(void) // ADC (Can also be ISR for INT10.1 when enabled)
{
//計測開始
IoutDetect_Ch1=AdcResult.ADCRESULT2;
IoutDetect_Ch2=AdcResult.ADCRESULT3;
_iq NxtCntVal_Ch1, NxtCntVal_Ch2;
//Ierror0_Ch1= _IQ((IoutCommand_Ch1-IoutDetect_Ch1) >> 2); ←最初こちらのコードを書きましたが、_IQに相当する16bit左シフトと元々の2bit右シフトを合算した14bit左シフト(1行下のコード)の方が速かった為、コメントアウトしました
Ierror0_Ch1= (IoutCommand_Ch1-IoutDetect_Ch1) << 14;
NxtCntVal_Ch1 = __IQmpy(K0,Ierror0_Ch1,16)+__IQmpy(K1,Ierror1_Ch1,16)+__IQmpy(K2,CtrlVal1_Ch1,16);
NxtCntVal_Ch1=((NxtCntVal_Ch1 > MAX_CNTVAL) ? MAX_CNTVAL: NxtCntVal_Ch1);
EPwm3Regs.CMPA.all=((NxtCntVal_Ch1 < MIN_CNTVAL) ? MIN_CNTVAL: NxtCntVal_Ch1);CtrlVal1_Ch1=EPwm3Regs.CMPA.all;
Ierror1_Ch1=Ierror0_Ch1;//Ch2でも上記と同じ処理(冗長の為、ここでは省略しますが、演算時間に含まれています)
//計測終了(ここまでが3.7us)
}②ADCCTL1レジスタのINTPULSEPOSについてですが、SOC0~SOC5のラウンドロビンでSOC5時にINT pulseを発生させる場合、
INTPULSEPOS=0とすると、SOC5開始時にINT pulseが発生するという認識でよろしいでしょうか。以上、宜しくお願い致します。
トピック: 遅延時間(td(A))の計算方法について
毎度お世話になります。
電源電圧がSENCE端子の設定電圧を越えた状態(電源が十分上がりきっている)で、
ENABLE端子をアサートした場合の、SENCE_OUT出力の遅延時間(td(A))の計算方法の記載がデータシートに御座いません。お忙しい所申し訳ありませんが、上記の遅延時間(td(A))の計算方法がありましたら
ご教示いただけないでしょうか。どうぞ、よろしくお願いいたします。
トピック: LMK03328の仕様確認4
お世話になります。データシート(snas668d)の内容に関して 2点ご教示ください。
◆P31 Table 2 の記載
EEPROM page select for soft pin mode or register default mode とあり、soft pin modeでの制御を予定していますが、
その場合 起動時の GPIO2、GPIO3に印加する電位としては (1)VIH =1.4V以上、(2)VIM=0.9V、(3)VIL=0.4V以下、(4)No connection のどの状態とすべきでしょうか。また GPIO2、GPIO3 に印加する電位と pageの関係に関して 教えていただけますでしょうか。
(データシート P32 等を拝見したのですが、6 EEPROM pages という内容しか見つける事ができずで、質問させていただきました。)
◆P32 10.3.2.2 Soft Pin Programming Mode (HW_SW_CTRL = 0) の記載
The GPIO inputs[3:2] are sampled and latched at power-on reset (POR), and select one of 6 EEPROM pages which are custom-programmable. When GPIO[3:2] are left floating, EEPROM is not used and the hardware register default settings are loaded. Table 10, Table 11, Table 12, Table 13, and Table 14 show the predefined EEPROM configurations according to the GPIO[3:2] pin settings.
⇒hardware register default settings が指すのは Table 15,16 (Default ROM Contents) となり、またTable 10~14 に記載の内容が EEPROM出荷時の格納値であり Soft Pin Modeで起動した際に loadされるSettingとなりますでしょうか。-
このトピックは
astro383が6 年、 3 ヶ月前に変更しました。
TI社製 SN65HVD75DRBについて、教えて下さい。
データシートのLAND PATTERN例を確認すると、EXPOSED THERMAL PADにviaがありました。
これは、放熱用の為、グランドに接続するという認識で合っていますでしょうか? -
このトピックは