[Yojiro従業員]

kkkさん

ご利用のマイコンはMSP430でよろしいでしょうか。

MSP430の場合は、デバッガ接続時にリセットせずに処理を継続させた状態でCCSを起動することが可能です。

そのためには、以下の設定を行ってください。

1. 新規にTarget Configuration Fileを作成します
   1. CCSの「View」メニュー→「Target Configurations」を選択して、Target Configurationsビューを表示します
   2. Target Configurationsビューの上部にある”New Target Configuration File”ボタンをクリックして、作成ダイアログを表示します
   3. 固有のファイル名を指定して、”Finish”ボタンをクリックします。これにより、Target Configurationsビューのリストに指定したファイルが表示されるとともに、Editビューに詳細情報入力画面が表示されます
   4. ご利用のデバイスを選択して、ファイルを保存します
2. Target Configuration Fileの設定を変更します
   1. Target Configurationsビューのリストから先程作成したファイルを選択し、右クリックメニューから”Properties”を選択します。この操作でプロパティダイアログが表示されます。
   2. プロパティダイアログの”Program/Memory Load Options”画面にて、次の項目のチェックボックスを外します
      ・ Connection Options→Halt the target on a connect
      ・ Reset the target on a program load or restart
      
   3. 同ダイアログの”Auto Run and Launch Options”画面にて、次の項目のチェックボックスを外します
      ・ Auto Run Options → On a program load or restart
      ・ Auto Run Options → On a reset
      
   4. “Apply and Close”ボタンをクリックして、設定を保存します
3. デバッガの起動
   1. 実装基板とPCをエミュレータ（MSP-FET）で接続してください。
   2. Target Configurations ビューのリストから先程のファイルを選択し、右クリックメニューから”Launch Selected Configuration”を選択します。
      この操作により、PCとエミュレータの通信が開始され、CCSはデバッグビューになりますが、まだマイコンとは接続されていません
   3. そのまま、Menuボタンにある”Connect Target”ボタン（下図の矢印）をクリックします。
      この操作により、エミュレータとマイコンが接続されますが、上記の設定により実行状態を維持します。下図のDisconnected:UnknownがConnecting: Runningに変われば、接続しています。
      
   4. Pauseボタンが有効になりますので、Pauseボタンにより一時停止いただければ、メモリ確認、レジスタ確認が可能となります。
      なお、この状態ではプログラム情報が読み込まれていませんので、ソースコードの表示が行えません。（レジスタアドレス情報はTarget Configuration Fileのデバイス情報から取得されます）
      「Run」メニュー→ Load → Load Symbols からマイコンに書き込まれているoutファイルを指定いただくと、シンボル情報のみロードされ、ソースコードが表示されます。

 

ご確認のほど、よろしくお願いいたします。

TPS62140AのMinimum On-Timeの質問です。
TPS62140AのHigh-side MOSFETのMinimum On-Timeは何nsでしょうか?
FSWpinの設定の参考にしたいと考えております。

TI製IEEE1394トランシーバ（TSB41AB2）についてご教示願います。
TI社HPにエラッタ情報があったのですが、
エラッタを要約すると、
　“データ転送中にアンプラグか電源OFFするとノードがロック(動作不可)される”
という理解で正しいでしょうか？

TSB41AB3、TSB43AB22という製品も使用しているのですが
これらも同じエラッタが適用されるという理解で合っていますか？

[Yojiro従業員]

amatsu1さん

①＞TMS320F28027のTUEについては、
TUEとは何でしょうか？

TUEとは、総合未調整誤差（Total Un-adjusted Error：TUE）のことになります。ADCのデータシートでは、エラーに関して、オフセットやゲイン・INLなど個別に記載されています。これらのエラーを全て掛け合わせたときに発生しうる総システム誤差の比率を表すものになります。
以下のサイトに詳しい内容が記載されておりますので、ご参照いただけますでしょうか。

• TI社技術情報：ADC精度Part2: 総合未調整誤差(TUE)について
  http://e2e.ti.com/blogs_/japan/b/analog/archive/2016/12/15/adc-part-2-tue

②＞起動時に一度Device_cal関数を実行した場合では、±45.0LSBとなります。リファレンス入力も含めて周期的なキャリブレーションを実施いただくことで、±9.2LSBとなります。
TRM（テクニカルリファレンスマニュアル)を拝見しますと、P54の中ほどにDevice_calはBoot時と通常動作時に自動的に呼び出されるとございます。すなわち、特に何もせずとも±9.2LSBを実現できると考えて宜しいでしょうか？

以前の投稿にも記載しておりますが、Device_cal関数を呼び出すだけでは、±45.0LSBになります。
以下のE2Eスレッドの「Requirements:」に記載されているように、定期的（数秒に1回程度）に外部のリファレンス電源などを使用してゲインのキャリブレーションを実施していただくことで初めて±9.2LSBを実現することができます。
http://e2e.ti.com/support/microcontrollers/c2000/f/171/p/587441/2157843#2157843

③HRPWM使用時、PCLKCR0のHRPWMENCLKは1にしなくても良いのでしょうか？

HRPWM仕様時は、PCLKCR0のHRPWMENCLKは1に設定してください。

④VSSAとVSSが接続かつVDDAとVDDIOが接続の状態でADを使用するとき、internal reference voltageとexternal reference voltageのどちらが良いでしょうか。

データシートのTable 6-26. ADC Electrical Characteristicsに記載されている通り、External ReferenceのほうがInternal referenceより変換誤差が少なくなります。また上記に記載しておりますゲインのキャリブレーションも検討される場合は、External Referenceをお薦めいたします。

⑤TRM P143,144のPIE MUXed Perpheral Interrupt Vector Tableにて、ADCINT1,2が違うアドレスで2箇所あるのは何故でしょうか。

PIEベクタテーブル（INTx.y)のなかで、x,yの数値が小さいほど割り込みの優先度が高くなっています。
設計依存にはなるのですが、ADC変換完了割込みを最優先で処理したい場合には、INT1.1/INT1.2という最優先で処理されるベクタに割り当てられています。システム設計において必要に応じて使い分けていただくことになります。

⑥TRM P333にはHRPWMの使用推奨条件が250kHz以上と記載がありますが、ソフトウェア開発入門 P126には60kHz以上と記載があります。どちらが正しいでしょうか。

この記述ですが、一般論として250kHz以下のPWM周期では高分解能PWMは必要ないということが記載されており、使用条件を記述しているものではございません。Table 4-1ではPWM周期20kHzの例も記載されております。
またデータシートでもHRPWMに関しての最低周波数の記載もございませんので、必要に応じてHWPWMをご利用いただければと思います。

 

ご確認のほど、よろしくお願いいたします。

[amatsu1参加者]

お世話になります。
お手数ですが、TM320F28027について以下の6点について追加でご教示願います。

①＞TMS320F28027のTUEについては、
TUEとは何でしょうか？

②＞起動時に一度Device_cal関数を実行した場合では、±45.0LSBとなります。リファレンス入力も含めて周期的なキャリブレーションを実施いただくことで、±9.2LSBとなります。
TRM（テクニカルリファレンスマニュアル)を拝見しますと、P54の中ほどにDevice_calはBoot時と通常動作時に自動的に呼び出されるとございます。すなわち、特に何もせずとも±9.2LSBを実現できると考えて宜しいでしょうか？

③HRPWM使用時、PCLKCR0のHRPWMENCLKは1にしなくても良いのでしょうか？

④VSSAとVSSが接続かつVDDAとVDDIOが接続の状態でADを使用するとき、internal reference voltageとexternal reference voltageのどちらが良いでしょうか。

⑤TRM P143,144のPIE MUXed Perpheral Interrupt Vector Tableにて、ADCINT1,2が違うアドレスで2箇所あるのは何故でしょうか。

⑥TRM P333にはHRPWMの使用推奨条件が250kHz以上と記載がありますが、ソフトウェア開発入門 P126には60kHz以上と記載があります。どちらが正しいでしょうか。

以上、宜しくお願い致します。

[amatsu1参加者]

お世話になります。
ご対応いただき、誠にありがとうございます。

Ｑ１．ご教示いただき、ありがとうございました。勘違いの部分もあり、ご迷惑をお掛けして申し訳ありませんでした。
　　　ご教示いただいた内容を踏まえますと、Ccmpに流れる電流については添付のような認識で宜しいでしょうか？
　　　また、普通のアンプではなく、gmアンプを使われている理由につきましてもご教示願います。

Ｑ２．承知致しました。ありがとうございました。

以上、宜しくお願い致します。

Attachments:

1. 

   026f2a63a5dc3a3e362db956a395e950.png
   

[kuwamura参加者]

forest様

同一品番(TPS61029)へ張り替えて現状動作しております。
(3/5張替え済み)
張替え後は、原因と考えている 動作中の電圧切り替え(5V→1.2V or 1.2→5V)はしていません。
動作中の動作モードが変わる電圧変更が原因に思えますが違いますでしょうか？

以上、よろしくお願い致します。
kuwamura

[KJ従業員]

Osugi様

お世話になります。
以下回答致します。

本規定はMDCが正しくレジスタアクセスできるまでの安定時間を確保すべき規定となります。
ですので、リセット解除より200ms以上待った後、MDCのアクセスをお願いします。

ラッチ時間はTyp 200msですが、特別T2,T3の順番に規定はございません。
MDCのアクセスは上記通り200ms以上確保して頂ければ問題となりません。

以上、宜しくお願い致します。
KJ

TLV7041DCK（コンパレーター）を弊社機器外部信号入力ラインの初段への使用を検討しています。

TLV7041データシートの絶対定格欄に、
Input pins : min Vee-0.3V、max 7V
とありますが、ICに電源が入っていない（=0V）の状態に、
入力端子に7V未満,0V以上の電圧が入力されてもICは破損しないという認識でよろしいでしょうか。（尚、Vee=0V）

以上ご回答よろしくお願いします。

[FUKU従業員]

お問合せ頂きありがとうございます。

お考えの通り。データシートP.7 にあります、
Figure 6. VDD Supply Current vs Switching Frequencyのグラフから
推定頂けると考えます。

条件にDutyの差異がありますが、100%Dutyとはどのような動作状態を意味するのでしょうか？
常時ON状態の意味ですと、IVDD.opはきわめて小さい値になるものと推定致します。

以上

[ottey従業員]

SUNCON様

返信いただき、ありがとうございます。

　電源投入時の電位不安定に関してですが、VccとCLRピンの間にコンデンサーと抵抗を取り付け、Vccより応答を遅らせることで解消されるという認識で大丈夫です。
C3のような使い方はデータシートを確認したところございませんので、つけても動作の保証はございません。また、VccとCLRピンの間にコンデンサーを付けていただく場合は、つける必要はございません。
R3に関しては、SN74HC14がプッシュプル出力であるため、原則つける必要はございせん。

入力ピンのオープン状態に関してですが、ご使用しない入力端子のピンをオープン状態にした場合、実際ご使用される端子側の素子に悪影響を与える可能性がございます。ですので、使用しないピンであっても、入力端子のピンはVccかGNDの方に接続していただければと思います。

以上、よろしくお願い致します。

データシートP.5　DRIVER SUPPLY　
IVDD.opにつきまして。

下記条件の場合の電流値を教えて頂けないでしょうか。
　・VDD=12V, fsw=100kHz, RDRV=15Kohm, 50%duty
　・VDD=12V, fsw=100kHz, RDRV=15Kohm, 100%duty
　

データシートP.7 にあります、
Figure 6. VDD Supply Current vs Switching Frequencyを確認すれば良いでしょうか。

以上どうぞ、よろしくお願いいたします。

毎度お世話になります。

早速ですが、LAN-PHY 「DP83822IRHBR」の
データシートP.11「7.6 Timing Requirements, Power-Up Timing」に関してご教示を戴きたく
http://www.ti.com/lit/ds/symlink/dp83822h.pdf

「T2 　Post power-up stabilization time prior to MDC preamble for register accesses 」ですが、
リセット解除から200ms以内にMDCのアクセスが必要との認識で良いでしょうか。

また、ハードウェア構成のラッチ時間「T3 Hardware configuration latch-in time for power up」　
がtyp 200msとなっているため、T2はT3よりも後になるようにする必要があると考えておりましたが間違いでしょうか。

以上どうぞ、よろしくお願いいたします。

[William従業員]

amatsu1様

いつもお世話になっております。

回答が遅くなり申し訳ありません。
　残っておりました件につきまして、TI社に確認しまして以下のように回答いたします。

Q1．　　トランスコンダクタンス20mA/Vを使っていないのが不可解に感じてしまいます。
　　
Ans1.　やはり、電気的特性特性のエラーアンプの出力（COMP)のソース/シンク電流の26uA(typ)から来ているということでした。
　　　またトランスコンダクタンス20mA/Vの値はHIGH SIDE TRANSCONDUCTANCE AMPLIFIERの値ですが、
　　　これはデータシート（資料番号：SNVS603C）のページ11にありますブロック図の、HSP/HSNにつながっている
　　　アンプの特性になるということでした。

Q2.　　LM3424にはTon_MINはデータシートに記載がありますが、Ton_MAXは記載がありません。
　　　100%まで可能でしょうか。また、Ton_MAXを設けない理由は何でしょうか。

Ans2.　Ton_MAXは記載はありませんが、ほぼスイッチング周期(1÷スイッチング周波数）から100ns引いた値に
　　　なるそうです。そのためオンデューティが100%になる事はありません。

　以上、何卒よろしくお願いいたします。

[FI43101従業員]

YakoJmorita様

TI様から回答を入手いたしました。
以下の内容となりますのでご確認いただけますでしょうか。

①TSW14J56EVMに実装されているFPGAはカスタマイズ可能ですか？
また、HDLリファレンスソースは提供可能ですか？

⇒はい、基板にJTAGコネクタがついており、ここからカスタムする内容をダウンロードできます。
HDLのリファレンスソースについては、WEBサイトの以下のURLから入手することが可能です。

http://www.ti.com/tool/TSW14J56EVM

②High Speed Data Converter Proのソフトウエアカスタマイズは可能ですか？

⇒こちらについては、TIの専有情報となるためできません。

以上、よろしくお願い申し上げます。

FI43101