デバッガを外して、FLASH BOOTを試みましたが、全く動作しませんでした。
開発を始めた時点で、端子処理は確認済みです、
GPIO84　154pin、　GPIO72 139,　TMS,　TDI,　TDO、はプールアップ、
TRSin　プールダウンです。
何か、コマンドファイル、で設定する必要があるのか留意点をお知らせください。
ちなみに、シンボルのみダウンロードすればリセット、リスタート、resumeでプログラムは
動作します。
よろしくお願いします。

[4ug従業員]

astro383様

ご投稿ありがとうございます。
頂きましたご質問の回答となります。
ご確認をお願い致します。

(1)データシートの記載 P29 (10.1 Overview)
The LMK03328 generates eight outputs with less than 0.2-ps rms maximum random jitter in integer PLL mode and less than 0.35-ps rms maximum random jitter in fractional PLL mode with a crystal input or a clean external reference input.
crystal input と clean external reference inputを使う場合で 特性に差は生じるものでしょうか。
(回答)
crystal input と clean external reference inputで入力する電気的特性が異なるために差は生じるかと思います。
また差動入力の場合は、 VID,DIFF,PP,VICMを満たす必要がございます。LVCMOS場合VIH,VILを満たす必要がございます。

(2)データシートの記載 P40 (10.4.3 Crystal Input Interface (SEC_REF)) The recommended oscillation mode of
operation for the input crystal is fundamental mode and the recommended type of circuit for the crystal
is parallel resonance with low or high pullability.
素人質問となり恐縮ですが、low or high pullability の意味合いに関して もう少し詳細にご教示ください。
(部品仕様のどの部分でlowとhighを判断するのかなど。)
(回答)
周波数可変幅になります。可変幅をここでは言っております。

(3)データシートの記載 P41(1) (10.4.3 Crystal Input Interface (SEC_REF)) The programmable capacitors on LMK03328 can be tuned from 14 pF to 24 pF in steps of 14 fF using either an analog voltage on GPIO5 in soft pin mode or through I2C in soft pin or hard pin mode.
soft pin mode と hard pin mode で同等のチューニングが可能なものでしょうか。
(回答)
こちらはsoft pin modeのみとなります。

(4)データシートの記載 P41(2) (10.4.3 Crystal Input Interface (SEC_REF)) The GPIO5 pin is now configured as an 8-level input with a full scale range of 0 V to 1.8 V, and every 200 mV corresponds to a frequency change according to Equation 4.
(3)と関連しますが、hard pin modeでは ここに記載の範囲でのチューニングとなりますでしょうか。
(回答)
HW_SW_CTRL=0(Soft pin mode)の際にGPIO5ピンに抵抗をGND間に設置することで設定できます。p.16の8.22を参照下さい。

(5)データシートの記載 P41(3) (10.4.3 Crystal Input Interface (SEC_REF))
GPIO4 pin should be tied to VDD and GPIO5 pin should be floating when device is operating in soft pin mode. Table 4 shows the binary code for on-chip load capacitance on each leg of crystal.
Table 4で on-chip load capacitanceのための binary codeを示す。とありますが、記載の内容には該当する部分が無いように見えます。ご教示いただけますでしょうか。
(回答)
Table 4.にレジスタ設定の記載がございます。ご確認下さい。レジスタ表記については10.3.2.3 Register File Reference Conventionを参照下さい。

以上、よろしくお願い致します。

4ug

[UNA従業員]

cloudwork様

お問い合わせありがとうございます。

LPM1の消費電流値についてメーカに確認致しましたが、LPM1の条件が複数ある(DCO発生回路がONまたはOFF)ため明示的に記載されていないようでございます。

・MSP430x4xx Family　ユーザーズ・ガイド(JAJU006A)
[図 2-9. FLL+ クロック・システムの MSP430x4xx 動作モード](p52)
http://www.tij.co.jp/jp/lit/ug/jaju006a/jaju006a.pdf

LPM1とLPM0の違いは、DCO発生回路のON/OFFになりますので、LPM1においてDCOがMCLKまたはSMCLKに使用されない(DCO発生回路はOFF)のであれば、条件はLPM0と同等ですので消費電流値としてもLPM0と同じになります。

また、LPM1において、DC発生回路をONとした場合は、LPM2の消費電流値に近似するものとお考えください。

以上、宜しくお願い致します。
H.U

TI社製LMK04828Bにおきまして、
同評価ボードLMK04828BEVM で評価ボード回路図内のCLKin1,OSCINの接続で、
シングルエンドで”N”の入力になっています。
しかしながら、LMK04828Bデータシート97ページを見るとシングルエンドで”P”の入力になっています。
これはどちらが正しいのでしょうか？
もしくはP,Nどちらでもシングルエンド入力が可能でしょうか？

[dengensekkeiGT参加者]

BSL(UART通信)でファームウェアの更新をする予定はありません。おこないたいことは下記になります。

・ツールMSP-FETとUNIFLASHを用いて、マイコンファームウェアおよびFRAM内容を消去（ERASE）
・ツールMSP-FETとUNIFLASHを用いて、書き込み用HEXファイルをマイコンへ書き込む
　(ファームウェアの0xFFE0～0xFFFFの内容がパスワードとなり、パスワードなしでは読み出し不可となる)

0xFFE0～0xFFFFをデフォルトFFから〇〇に変えるという内容をHEXファイルに組み込めれば、
実施できると思っておりますがその方法がわかりません。

よろしくお願い致します。

[mtmt従業員]

ご測定頂き、ありがとうございます。
一点ご確認頂きたいのですが、
ROSC=160kohm(PWM=25kHz)の場合も同等の条件になるかをご確認頂くことは可能でしょうか？
Minimum PWM duty cycle＝7.5%, ON時間が7.5%は最低条件のため、PWM周波数を大きくすることで、最小ON時間を短くした場合の内容確認になります。
誠に恐れ入りますが、ご対応頂けますと幸いです。

[ottey従業員]

Osugi様

こちらこそお世話になっております。
ご投稿ありがとうございます。

データシート上のΔt/Δv Input transition rise or fall rateの項目についてですが、
IC単体で出力信号でチャタリングやリンギングをしない範囲での規定時間となっております。

今回の添付していただいた出力波形をみると、立ち上がりと立ち下がりでリンギングが見られますので、
Δt/Δv Input transition rise or fall rateの規定時間内でご使用されているとすれば、
IC外部に要因があると考えられます。

以上、よろしくお願い致します。

お世話になります。データシートの記載に関して 5点ご教示ください。

(1)データシートの記載 P29 (10.1 Overview)
The LMK03328 generates eight outputs with less than 0.2-ps rms maximum random jitter in integer PLL mode and less than 0.35-ps rms maximum random jitter in fractional PLL mode with a crystal input or a clean external
reference input.
->crystal input と clean external reference inputを使う場合で 特性に差は生じるものでしょうか。
また後者は『データシートの 8.9 Clock Input Characteristics (PRIREF_P/PRIREF_N, SECREF_P/SECREF_N)に記載の
VID,DIFF,PPとVICM を満たす 差動信号』という認識で正しかったでしょうか。

(2)データシートの記載 P40 (10.4.3 Crystal Input Interface (SEC_REF))
The recommended oscillation mode of operation for the input crystal is fundamental mode and the recommended type of circuit for the crystal is parallel resonance with low or high pullability.
->素人質問となり恐縮ですが、low or high pullability の意味合いに関して もう少し詳細にご教示ください。
(部品仕様のどの部分でlowとhighを判断するのかなど。)

(3)データシートの記載 P41(1) (10.4.3 Crystal Input Interface (SEC_REF))
The programmable capacitors on LMK03328 can be tuned from 14 pF to 24 pF in steps of 14 fF using either an
analog voltage on GPIO5 in soft pin mode or through I2C in soft pin or hard pin mode.
->soft pin mode と hard pin mode で同等のチューニングが可能なものでしょうか。

(4)データシートの記載 P41(2) (10.4.3 Crystal Input Interface (SEC_REF))
The GPIO5 pin is now configured as an 8-level input with a full scale range of 0 V to 1.8 V, and every 200 mV
corresponds to a frequency change according to Equation 4.
->(3)と関連しますが、hard pin modeでは ここに記載の範囲でのチューニングとなりますでしょうか。

(5)データシートの記載 P41(3) (10.4.3 Crystal Input Interface (SEC_REF))
GPIO4 pin should be tied to VDD and GPIO5 pin should be floating when device is operating in soft pin mode. Table 4 shows the binary code for on-chip load capacitance on each leg of crystal.
->Table 4で on-chip load capacitanceのための binary codeを示す。とありますが、記載の内容には該当する部分が無いように
見えます。ご教示いただけますでしょうか。

[クライフ従業員]

dengensekkeiGT様

データシート等では0x1800~0x19FFのInformation memory領域につきまして、工場出荷時の格納内容がないことから、すべてFFで格納されているものと考えられます。

またMSP430はERASE実行すると、該当する領域はすべてFFとなります。
UNIFLASHでは、main memory領域のみ、もしくはinformation memoryを含む領域、さらにはユーザー指定のアドレス領域でERASEを実行するよう設定が可能です。
デフォルトでの設定はmain memory onlyとなっておりますので、特に設定を変更していない場合は、ERASE実行しているのはmain memoryのみになります。

以上、よろしくお願いいたします。
Cruijff

[クライフ従業員]

dengensekkeiGT様

お問い合わせいただき、ありがとうございます。

if文が無視されるケースとして、コンパイラの最適化によってコンパイル時にif文などの一部分岐が省略されるケースはございます。
つきましては、当該プロジェクトより最適化レベルをご確認いただき、レベルを下げる、もしくはoffにしていただいた状態でMSP430へ書き込み、症状が改善されるかご確認いただけますでしょうか。

最適化レベルの設定方法は次のとおりです。

1. プロジェクトを右クリック
2. propertiesをクリック
3. Build -> MSP430 Compiler -> Optimizationをクリック
4. Optimization Level を現在の設定値より低い設定値にする、もしくはoffにする

以上、よろしくお願いいたします。
Cruijff

[ottey従業員]

HIGA様

ご投稿ありがとうございます。

SN74HC14に関しては、SN74HCT14にございます”Supply Current vs Input Voltage”の特性図やΔICCの規定はございません。

お問い合わせにあった特性図や規定はTTL入力の際に必要なものとなります。
今回のSN74HC14はCMOS入力のみであるため、これらの情報はないと考えられます。

以上、よろしくお願い致します。

毎度お世話になります。

データシートでΔt/Δv Input transition rise or fall rate
の項目ありますが、この時間規定を守れていれば添付波形のように、立ち上がりと立下りの波形が、
中間電位にて多少ふらつきがあっても出力がチャタリングすることはないとの認識ですが、
間違っていないでしょうか？

補足：VCCは3.3Vにしています。出力波形はオシロで見ると特にチャタリングしていませんが気になりました。
データシート項目：Δt/Δv Input transition rise or fall rate

宜しくお願いいたします。

Attachments:

1. 9aa6a58a5cc41d04223ac1432d44a909.pdf

[telekinesis参加者]

富士エレクトロニクス
KJ様

お世話になっております。
弊社所有の複数台のPCにおいて、シャットダウン時のVbus挙動を確認しましたが、
今回のPC以外につきましては、ACアダプターの挿入に関係なく
シャットダウン時はVbus=0V、PC立ち上げ時はVbus=5Vとなっておりました。
デバイスとの挙動については、
PC立ち上げ⇒Vbus立ち上がり⇒BC1.2ポート判別⇒ポート判別成功となっており
これが標準的な挙動であると考えております。

また、USB typeCに規定が無い旨、承知いたしました。
私の方でもUSB-IF資料のtypeCを改めて確認しましたが、シャットダウン時のVbus挙動について規定がないため、
このPCがシャットダウン時でも電源接続でVbusを立ち上がるものとして扱います。

どうぞ、宜しくお願い致します。

[KJ従業員]

ishi1126様

はい、TUSB501をRepeaterとすると、RepeaterとDevice間もACカップリングコンデンサを推奨とされています。
容量100nFで問題ないと思います。

参考までに、類似品のTUSB1002のデータシート
http://www.ti.com/lit/ds/symlink/tusb1002.pdf
Figure 17. TUSB1002 in USB3.1 Host Applicationをご確認ください。

以上、宜しくお願い致します。
KJ

[ishi1126参加者]

一旦解決にした後で申し訳御座いませんが、引き続き質問です。

ECN内のFigure 6-5「With Cable & Repeaters」の図にあるRepeaterとDeviceの間にあるACカップリングコンデンサは当然必要ということでよろしいでしょうか。TUSB501はRepeaterに該当する認識です。ここの容量は100nFと考えています。

以上です。宜しくお願い致します。