[Yojiro従業員]

ご指摘の記述につきましては、パスワードの設定ではなく、BSLのカスタマイズを行うための領域設定および情報の設定方法になります。
カスタマイズできる内容としては、
・パスワード不一致時にRAMを消去する/しないの設定
・BSLの通信I/Fの設定（I2C or UART）
（ただし、FR2155ではUARTのみの対応になります。I2C-Onlyを設定されますと誤動作の原因となります。）
・通信I/FがI2Cのときのデバイスアドレス
になります。

パスワードにつきましては、割り込みベクタの32バイトが固定的に使用されます。
初回書き込み時は、割り込みベクタは未書き込みですので、全データが0xFFとなります。
2回目以降は、書き込み済みのファームウェアの0xFFE0～0xFFFFの内容がパスワードとなります。
従いまして、BSLでファームウェアの更新を行う際には、ファームウェアの0xFFE0～0xFFFFの値を保存しておく必要があります。

上記の内容につきましては、BSL User’s Guide(SLAU550)にて、以下のように記載されておりますので、ご確認ください。

・1. Introduction
The BSL password is equal to the content of Interrupt Vector table on the device.
・4.1.5.2 RX Password
The BSL core receives the password contained in the packet and unlocks the BSL protected commands if the password matches the top 16 words in the BSL interrupt vector table (located between addresses 0xFFE0 and 0xFFFF).

 

ご確認のほど、よろしくお願いいたします。

毎度お世話になります。

INA828についてご教示いただきたいことがあります。
http://www.tij.co.jp/jp/lit/ds/symlink/ina828.pdf

電源端子±VSに電圧が印加されていない時に、
±IN端子、またはREF端子に電圧（定格内の電圧）が印加されていた時、
何か問題が発生しますでしょうか。

最大定格はそれぞれ
Signal input pins　Voltage　±40V
　　　　　　　　　　 REF PIN　±18V

ありますので、正常動作するものと思われますが、

他社ではREF端子の内部ダイオードによって
電源端子に向かって電流が流れる問題がありました。
こういった問題が考えられないか、ご確認をお願いします。

BSLパスワードの設定方法について、添付資料の色付け箇所を参考にすれば良いでしょうか？
記述について、どこに記述するのが適当かも知りたいです。
もし添付資料以外にパスワード設定について参考になる資料があれば教えてください。

Attachments:

1. 

   MSP430-Password-set.png
   

[KJ従業員]

KATANA様

以下回答致します。

１．内部抵抗値は開示されていませんが、内部プルアップ抵抗に流れる電流Maxは250uAであるので
　　抵抗値は、13kΩ もしくは、電流小さければ 22kΩ が使用されていると考えます。

２．外部でGRSTｚ信号を制御する場合は立ち上げ順序不問で問題ありません。
　　はい、そのようなリセット解除動作であれば問題ありません。

以上、宜しくお願い致します。
KJ

[KATANA参加者]

ご回答ありがとうございます

追加で　2点　確認させていただきたいことがあります

１．GRSTzの動作について
コンデンサによる遅延回路とした場合、直列抵抗は内部プルアップ抵抗になると思いますが、抵抗値はいくつになるでしょうか？

２．VDD33とVDD(11)の立ち上げシーケンスについて
外部でGRSTz信号を制御する場合は、VDD33とVDD(11)の立ち上げ順序は不問で良いでしょうか？
また、上記で問題ない場合はVDD33とVDD(11)の遅い方が安定してから、3ms以上後にリセット
解除という認識で良いでしょうか？

以上、よろしくお願いします

[Yojiro従業員]

電源立ち上げ時の各電源端子の電圧につきましては、データシートの4.7.1項に以下の通り定義されております。

The voltage on VDDIO should be greater than VDD or no less than 0.3 V below VDD at all times. VDDIO, VDD3VFL, VDDOSC, and VDDA should be powered up together and be kept within 0.3 V of each other during operation.

• VDDIOは、VDDより高いか低くても0.3V以内に収める必要があります。
  → このことから、VDDIOを立ち上げ後、VDDを立ち上げることは問題ありません。
• VDDIO・VDD3VFL・VDDOSC・VDDAは、全ての電圧が0.3Vに収まるように同時に立ち上げてください。

DSPリセット状態のピン状態につきましては、データシートのFigure 4-6. Power-on ResetおよびFigure 4-7. Warm Resetに記載されております通り、入力状態となっており、Pullup are Disabledとなっております。従いまして、リセット状態（/XRS = Low）では、ハイインピーダンス状態となります。

ご確認のほど、よろしくお願いします。

 

 

TMS320F28377D-EPの電源電圧の立ち上げｼｰｹﾝｽについてですが、
ﾃﾞｰﾀｼｰﾄの4.7.1項に記載頂いている電源立ち上げのｼｰｹﾝｽが分からない為ご教示頂けないでしょうか。
VDDIO用の3.3V電源を立ち上げ、その後VDD用の1.2V電源を立ち上げればよいでしょうか。
VDDAとの電源ｼｰｹﾝｽはあるでしょうか。

また電源立ち上げ時のDSPﾘｾｯﾄ状態についてですが、
3.3項のPins With Internal Pullup and Pulldownの表3-2にはGPIO；Pullup disabledとありますが、
DSPﾘｾｯﾄ状態では、ﾊｲｲﾝﾋﾟｰﾀﾞﾝｽかﾌﾟﾙﾀﾞｳﾝされるということでしょうか。
DSPﾘｾｯﾄ時の各ﾋﾟﾝの状態についてご教示頂けないでしょうか。

お手数をおかけしますがよろしくお願い致します。

以上です。

LMZM33603RLRについてMSL、Peak Tempについてはデータシートにて確認致しましたが
リフロー回数は何回でしょうか。

以上、宜しく御確認の程お願い致します。

hi3807

[KJ従業員]

KATANA様

ご投稿頂きました件、以下回答致します。

１．
端子オープンで問題ございません。

２，
こちらも端子オープンで問題ございません。

３，
・GRSTｚの動作
直列抵抗をRとすると、コンデンサCの時定数(τ=RC)で、その信号が遅くなると考えます。
・VDD33とVDD(11)の立ち上げシーケンス
VDD33とVDDの立ち上げについては、パラメータ”td1”時間の確保を求めております。
この時間は、7.6 Timing Requirements, Power-Upの注文(2)に記載の通りです。
”There is no power-on relationship between VDD33 and VDD unless GRSTz is only connected to a capacitor to GND.”
GRSTzコンデンサを使用する際は、シーケンス通りの立ち上げをお願いします。

以上、宜しくお願い致します。
KJ

[kkk参加者]

御回答ありがとうございました。

「MSP430 Programming With the JTAG Interface (Rev. AD)」の「2.3.7 Verifying the Target Memory」を確認しましたが、ベリファイでの処理内容が分かりませんでした。
StartAddrで示されたアドレスからメモリエリアの最後まで巡回冗長検査（CRC）を実行して、書き込んだファイルでの計算結果と書き込まれたマイコンでの計算結果が一致することを確認しているのでしょうか？

[Yojiro従業員]

TMS320F28377S側は、SCIブートとして、UARTのTX/RXをUSB変換ICによりUSBの仮想COMポートとしてPCに認識させるということでよろしいでしょうか。

この場合、PCからはSCI Boot用のアプリケーションで問題ございません。書き込みソフトウェアにつきましては、C2000Wareに収録されております。

※C2000向けのソフトウェアにつきましては、controlSUITEからC2000wareにて提供されております。

C2000Wareをインストールしていただきますと、
C:\ti\c2000\C2000Ware_1_00_06_00\utilities\flash_programmers\serial_flash_programmer
にSCIブート用のPCアプリケーションが用意されておりますので、こちらをご利用ください。

なお、TMS320F28377Sには、USB機能が搭載されており、USB Bootも用意されております。
こちらは、
C:\ti\c2000\C2000Ware_1_00_06_00\utilities\flash_programmers\usb_flash_programmer
にありますので、ご確認ください。

ご確認のほど、よろしくお願いいたします。

SCI BOOTにてﾌﾟﾛｸﾞﾗﾑの書き込みを行うときに
SCIーUSB変換をしてUSBインターフェイスとして扱いたいのですが
書き込みソフトウェア(controlSUITE?)は上記に対応していますでしょうか。

C2000マイコンのデータシートにおいて
VREFHIAの特記機構として以下の様に
VREFHIA-VREFLOA間にコンデンサを挿入する
と記載されているかと思います。
Place at least a 1-μF　capacitor on this pin for the 12-bit mode, or at least a 22-μF capacitor
for the 16-bit mode.

挿入するコンデンサとしては電解コンデンサでも宜しいでしょうか？
特に使用するコンデンサの種類については制限・指定はございませんでしょうか？

TUSB8041IRGCRの仕様について質問いたします

１．
端子で“Can be left unconnected” の文言のないPINはオープンでの使用はできないでしょうか？
下記のピンについて内部プルアップ/プルダウンのままで問題ない場合もオープンではなく
外部でプルアップ/プルダウンする必要がありますでしょうか？
Pin32,33,35,36 PWRCTL*/BATEN*
Pin42 GANGED/SMBA2/HS_UP
Pin45 AUTOENZ/HS_SUSPEND
Pin41 PWRCTL_POL

２．Pin49 TEST端子について
「9.2.1.2.7 Clock, Reset, and Misc」で外部プルダウンを設定していますが、
オープンでは問題ありますでしょうか？(内部プルダウンではだめでしょうか)

３．
立ち上げシーケンスについて
「7.6 Timing Requirements, Power-Up」「9.2.1.2.7 Clock, Reset, and Misc」を確認しましたが
良く分かりませんでした。
・GRSTzにコンデンサを接続した場合、コンデンサはどのように動作するのでしょうか？
・VDD33とVDD11の順序はその後のシーケンス条件に違いが発生するだけで、どちらでも
　問題ないという認識で良いでしょうか。もしそうだとした場合、VDD33→VDD11の順で電源が印可されたときと、
　VDD11→VDD33で印可されたときのシーケンス条件の違いはなんでしょうか？

以上、よろしくお願いします

[クライフ従業員]

dengensekkeiGT様

OutputMode5,7は、カウンタ（TBxR）がTBxCL1に到達したときにリセット（Low出力）する機能になります。
ご提示いただいた図ではReset動作の説明上、High信号がはじめに出力された波形となっておりますが、
OutputModesを設定したその瞬間からHigh信号が出力されるわけではございません。

一例ですが、Highを予め出力する必要がある場合は、初期設定にて次の設定によってHigh出力できる可能性がございます。
・OutputModesを7とする。
・カウンタTBxRへTBxCL0の直前の値を格納する
・TBxRのカウントアップによって、TBxR=TBxCL0となり、OutputModes 7のSetを発生させる

貴社にてご評価とご検討をいただければ幸いです。

以上、よろしくお願いいたします。
Cruijff