フォーラム検索：page-
検索結果
-
kkk様
MSP FlasherのUser’s Guide等に詳細な情報がございませんので、メーカーへ確認をさせていただきます。
なにか情報が得られましたらご連絡差し上げますので、今しばらくお待ち下さい。よろしくお願いいたします。
Cruijff返信先: プログラム上書き方法について
御回答ありがとうございます。
頂きました内容から下記の認識で合っていますでしょうか？１．「USBメモリからファイルを受け取り別マイコンのROMへWriteする」とあることから、
受け取ったマイコン自身を上書き（書き込み用コード部分は残す）するという事はできない。
２．「受け取ったファイルを書き込むソフトウェアドライバ」のサンプルコードは無い。
３．MSP430ではUSBとの通信などおこなうドライバ不要の製品は存在するが、USB内のファイルを開く事はできない。お手数ですが、ご確認よろしくお願い致します。
返信先: プログラム上書き方法について
dengensekkeiGT様
USBメモリから特定ファイルを開くには、マイコン側はUSB Host / USB OTGで対応した製品が必要です。
USB Host / OTG対応している製品は、TI社であればMSP432E4シリーズもしくはTM4Cシリーズがございます。
MSP430ではUSB Deviceのみになります。ただし、いずれの製品でもUSBメモリからファイルを受け取り別マイコンのROMへWriteする、といったソフトウェアドライバは、お客様でのソフトウェア開発が必要でございます。
ご理解いただけますようお願い申し上げます。
以上、よろしくお願いいたします。
Cruijffトピック: MSP Flasherのベリファイについて
MSP430 Flasher でのトリガー -v filename によるベリファイについて、「説明と追加情報」には『ターゲットコードファイルに対してターゲットメモリの検証をトリガします。』と記載されていますが、filenameで指定したファイルと、MSP-FETなどで接続されたマイコンのROMの一致を確認しているのでしょうか？
また、チェックサムの一致ではなく、ファイルとROMのデータが全て一致していることを確認しているのでしょうか？トピック: LMH1983のPLL3使用に際して
お世話になっております。
タイトルにも記載しておりますが、データシート上に記載されているLMH1983のPLL3の出力を安定して使用する際に設定をする
レジスタの設定に関してご教授願います。現在TiのHP上で確認できるデータシートのレビジョンは英語版がRev.I、参考用の日本語版がRev.Gとなっておりますが、
PLL3に対するレジスタ設定に関してRev.Iでは下記の様に0x13｢5:4｣に”10″bの値を書き込みAlways Align Modeで使用する事で
正常に起動しなかった場合でもPLL3の出力が正常に出力する様になると記載されていた為保険の意味も込めてその様に設定を行った所、10 MHz Hsyncモードで使用した際にPLL3のロックが一定周期で瞬間的に外れる様になりました。
※添付にNO_LOCK端子の信号をレベル変換ICにて2.5Vに変換した後の測定結果を添付いたします。直接端子から出ている波形も同様の結果になっていることは確認していますが、安定して測定できる回路構成になっていない為レベル変換ICを経由した後の波形を添付致します。“8.3.11.1 TOF3 Initialization Set Up
Under some circumstances, it is possible for an LMH1983 to power up in an anomalous state in which the output of PLL3 exhibits a large amount of cycle-to-cycle jitter.
A simple register write after power up will prevent the device from remaining in this state.
Writing to Register 0x13[5:4] = 10’b to force Always Align Mode ensures that the device will not exhibit poor duty cycle performance on CLKout3.”そこで、上記に記載されている設定は不具合が確認された時のみ実効する設定であるのか、私が実施しようとした様に保険の意味でも実施すべき設定であるのかご教授いただきたく存じます。
また参考用の日本語版では同様の対処方法に関して別なレジスタ(0x09)を使用してPLL3の出力を一度ディセーブルにしてから再度イネーブルにする方法が記載されていますが、こちらはRev.Iの内容に修正される前の情報という認識で間違いないでしょうか？
こちらに関しましても合わせてご教授いただきたく存じます。現在確認した内容としては、10MHz HSyncモード以外にも27MHz HSyncモードと代表的なビデオ用同期信号で確認を行いそちらは
設定後でも問題なくロックステータスが安定していることを確認致しました。発生状況に関しては評価ボードが現在手元になく弊社試作基盤2枚でのみの確認にはなりますが、レジスタを設定する事で100％再現しており、該当レジスタを初期値に設定する事で10MHz HSyncモードでもロックステータスが安定する様になることも確認しております。
仕様上10MHz SyncモードおよびPLL3からの148.35MHz出力を使用する必要がある為何卒ご対応の程宜しくお願い致します。
Attachments:
Osugi様
お問い合わせいただきありがとうございます。
また回答が遅くなりまして大変申しわけありませんが、本件について以下のように回答させていただきます。TI社のほうに確認しましたところ、このIC個別の推奨パターンレイアウト例はありませんが、
以下のBGAパッケージの資料を参考にしていただきたいということでした。High-Density Design With MicroStar BGAs
http://www.tij.co.jp/jp/lit/an/spra471c/spra471c.pdfお手数をお掛けしますが、以上、何卒よろしくお願いいたします。
返信先: IBISモデルの有無にについて
Osugi様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。TI社のほうに確認しましたが、残念ながら3つのICとも、IBISモデルの用意はございませんでした。
なお、あくまで参考情報ですが、同様の機能のICでIBISモデルをあるものとしましては、TMUX1574: 1.8V ロジック対応の低静電容量、2:1（SPDT）、4 チャネル、電源オフ保護機能搭載スイッチ
プロダクト・フォルダ: http://www.tij.co.jp/product/jp/TMUX1574
データシート (PDF): http://www.ti.com/jp/litv/pdf/jajsgd8がございました。
以上、何卒よろしくお願いいたします。
Osugi様
ご投稿いただきありがとうございます。
取り急ぎ③⑤について回答させていただきます。
③TAG入力端子について
データシートFigure 2の左下にTAGがLowに接続されている旨記載がございますので、
Lowで問題ないと考えます。
⑤データ取り出しのシリアル通信について
データシートP6のDATAの欄に”. If EXT/INT is low, data are valid on both the rising and falling edges of DATACLK”と記載がございますので、立ち上がり/下りの両エッジで出力されると考えます。
①②④については確認出来次第回答差し上げます。
以上、何卒よろしくお願い致します。
QT
-
この返信は6 年、 7 ヶ月前に
QT さんが編集しました。
返信先: SN75176BPSRの仕様について
Osugi様
いつもお世話になっております。
ご質問頂いた内容に回答致します。ご確認をお願い致します。
FPGA側でIIHが20uAの電流能力があれば問題なく動作することができると思います。
(電流値についてはSN75176BPSR datasheet p.5に記載しておりますので参照下さい。)
DEの推奨電圧レベルはSN75176BPSR datasheet p.4のVILとVIHに記載しております。
また、ご質問にございます、FPGAの最大定格からも電圧電流値とも超えてはおりませんので
ご使用上で問題ないかと思われます。ご確認の上、ご使用下さい。以上、よろしくお願い致します。
毎度お世話になっております。
ADS8519について、技術的な問い合わせがありますので、ご教示のほどお願いいたします。
①内部レジスタの耐久回数について
A/D変換結果を一時的に格納する内部のレジスタの書き換え耐久回数を教えていただけないでしょうか。
高頻度でA/Dするアプリケーションを検討、ADS8519自体の耐久性を知りたい。
内部レジスタが最も耐久性の影響があると考えましたが、
もし他に耐久性に懸念のある部位がありましたら、その耐久回数も教えていただけますでしょうか。②AGND1とAGND2について
データシートでは、AGND1は入力アナログ信号に対しても基準となるGND、
AGND2は参考回路ではVrefのパスコンに最短で接続されております。
その他に、回路のアートワーク上気を付けるべき項目はありますでしょうか。③TAG入力端子について
内部クロックかつ1個での使用を考えております。
その場合のTAG端子の処置はどのようにすれば良いでしょうか。
尚、参考回路では”Low”にしておりますが、明確な指示が記載されておりませんでした。④アナログ入力段の外部コンデンサについて
逐次比較型A/Dには、内部サンプリングコンデンサのチャージのため、
アナログ入力部にコンデンサを設けるのが通常だと考えておりました。
ただ、ADS8519のデータシートを見る限り、参考回路にもその記載はありません。
外部コンデンサは不要なのでしょうか。⑤データ取り出しのシリアル通信について
DATAは、DATACLKの両エッジでタイミングで確定と記載しております。
立ち上がり毎ではなく、立ち上がり/立ち下がり毎にデータが順に出力されるという認識でよろしいでしょうか。
（内部CLKのタイミング図が少し分かりにくいのですが、図を見る限り立ち上がり毎のようなのですが）以上どうぞ、よろしくお願いいたします。
トピック: SN75176BPSRの仕様について
毎度お世話になります。
質問がありますので、お手数をおかけいたしますが、ご確認頂けないでしょうか。
SN75176BPSRの3pinのDE入力端子を、3.3V電源の下記FPGAを接続し駆動しています。
SN75176BPSRの内部回路が入力端子からFPGA出力端子へ流れ込む回路となっておりますが、問題はありますでしょうか。
FPGA型式：EP1C3T44C8N
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ds/ds_cyc.pdfFPGA側の最大定格が、
VCCIO：min:–0.5V,max:4.6V
IOUT：DC output current, per pin：min:-25mA,max:+25mA
と仕様的に問題なさそうですが如何でしょうか。宜しくお願いいたします。
返信先: I2C通信の長距離伝送化に関して
お問い合わせありがとうございます。
TIファームウェアについては、ライセンスフィーは発生いたしません。
工業通信の各プロトコルスタックについては、ライセンスフィーが発生いたしますので、
ステック提供もとへご相談いただけますでしょうか。Ethercat Master stack 提供元 : CODESYS または Acontis
Ethercat Slave stack 提供元 : ETG(EtherCAT Technology Group)
Ethernet IP Slave stack 提供元 : Molex尚、Ethernet IP Masterについては現在対応しておりません。
トピック: IBISモデルの有無にについて
毎度お世話になります。
早速ですが、下記デバイスのIBISモデルはありますでしょうか。
・CF4320HZKFR
・SN74CBT3257CDBQR
SN74CBT3257CPER各デバイスのTool&Softwareには該当するものがありませんでしたが、
もしあるようでしたらご提供戴きたくお願いいたします。どうぞ、よろしくお願いいたします。
TI-Sitara(AM335x or AM437x)にて工業用Ethernetモジュール開発を検討しております。
Ethernet IPとEtherCATについてTIファームウエアを活用し構築を検討しておりますが、
TIファームウエアについてライセンスフィ等は必要でしょうか。
御教授の程お願い致します。hi3807
