[FI43101従業員]

kaeru001様

お問い合わせいただきありがとうございます。

以下のように回答させていただきますので、確認いただけますでしょうか。

—

（１）PVDDのセラコンの選定方法

PVDDのセラミックコンデンサは、電源の大元にある大容量のコンデンサからTPA3220の電源ピンの距離で電圧応答が悪くなるのを改善するためのものです。
データシートで１μFが推奨されていますが、こちらに対する計算式はございませんでした。

X7Rタイプの特性をベースにが、X6R、X5Rタイプを使用したときの容量値がX7Rタイプよりも大きくなるようにコンデンサを選定いただければと思います。

（２）電解コンデンサの最適化

大容量のコンデンサ（バルクコンデンサ）については、計算式が載っているアプリケーションノートがございましたので、添付させていただきました。こちらを参考にしていただけますでしょうか。

http://www.ti.com/lit/an/slyt199/slyt199.pdf

Bulk capacitanceの項目に記載がございます。

ピーク電力が下がるとその分コンデンサの容量を下げることができます。
ピーク電力が1/10になると、ピーク電流が1/√10になり、その分コンデンサ容量が小さくなるイメージです。

いただいた条件ですと24W(12W+12W)がピーク電力になりますので120W(60W+60W)から考えると1/5になります。
ピーク電流は1/√5になります。
470μFが120Wの条件で設定されていることを考慮すると、容量値は470μ×（1/√5）≒220μF

220μF程度にすることはできそうです。

以上、よろしくお願いいたします。

FI43101

TPA3220に使用するデカップリングコンデンサ(セラミックコンデンサ)と
電解コンデンサの選定方法について質問させていただきます。

①PVDDのセラコンの選定方法

データシート(http://www.tij.co.jp/jp/lit/ds/symlink/tpa3220.pdf)
p31
10.2.1.2.1 Decoupling Capacitor Recommendations
にある推奨条件は

容量：1uF
温度特性：X7R
定格電圧：50V

ですが

現在のチップセラコンの市場供給不足により、X7R、耐圧50V特性のものは
先行きが不透明で、入手が困難です。

入手性と実装スペースの制約から選定の一例として
村田製作所様のチップセラコン
GRM155R61H105KE05(https://psearch.jp.murata.com/capacitor/product/GRM155R61H105KE05%23.html)容量：1uF
温度特性：X6
定格電圧：50V

など、特性を妥協すれば供給可能性が高まります。

その他の選択肢としては
・そもそもの静電容量を減らし、耐圧を向上させる。
・定格25V,容量4.7uFにし、DCバイアスの容量減少(1/10程までに低下)を許容する
・定格25V,容量2.2uFを直列にし、耐圧を得る
などがあると考えます。

何れも推奨と異なりますが、どの程度許容されるものでしょうか
各特性のいずれを妥協するか判断がつかず困っているため
妥協点を考慮した選定方法についてご教示いただけないでしょうか

②電解コンデンサの最適化

データシート(http://www.tij.co.jp/jp/lit/ds/symlink/tpa3220.pdf)
p31
10.2.1.2.2 PVDD Capacitor Recommendation
より
電解コンデンサの推奨条件：470uF、低ESR品

となっていますが
470uFの電解コンデンサはサイズが大きく、実装スペースが不足しています。
電解コンデンサの容量を下げてサイズを縮小し、スペースを確保したいと考えています。
電解コンデンサの必要容量はどのように算出すれば良いでしょうか。

想定している駆動条件は
電源電圧：20～32V
構成①：モノラル4Ω,瞬間最大10W 定格5W
構成②：ステレオ8Ω,瞬間最大(12W+12W)=24W 定格(6W+6W)=12W

でありアンプ最大性能に対して控えめです。

以上、ご確認お願いします。

• このトピックは kaeru001が6 年、 7 ヶ月前に変更しました。

[Yojiro従業員]

各演算については、高級言語では時間の定義がされておりませんので、アセンブラ命令レベルでの実行サイクルについて、説明いたします。
なお、数値につきましては、純粋な命令の実行サイクルとなっており、レジスタへのコピーなどのサイクル数は含まれません。

F28M35H52C1には、FPUが搭載されておりますので、浮動小数点の加減乗算につきましては、以下の通りとなります。
1)float + float　：　1 cycle
2)float – float　： 2 cycle
3)float * float　： 2 cycle
これらの命令の実行前には、各命令で使用するレジスタへ値が反映されるまでに4cycleの遅延が必要となります。
参考資料）TMS320C28x Extended Instruction Sets Technical Reference Manual

浮動小数点の除算および三角関数演算につきましては、ソフトウェアライブラリにて実行されます。
コンパイラにて自動的にライブラリ（Run time support library:RTSライブラリ）の呼び出しが行われますが、RTSライブラリの実行速度については、定義されておりません。
標準ライブラリのほかに、FPU搭載C2000デバイス向けに三角関数および除算を高速化したライブラリ（fastRTS Library）が用意されており、このライブラリでは、以下のように実行サイクル数が定義されております。
4)float / float　：　24 cycle
5)sin(float)　：　41 cycle
6)cos(float)　：　42 cycle
参考資料）C28x Floating Point Unit fastRTS Library

整数の演算につきましては、浮動小数点と同様にアセンブラ命令の実行サイクルは以下のとおりです。
7)int + int　：　1 cycle
8)int – int　：　1 cycle
9)int * int　：　1 cycle
参考資料）TMS320C28x CPU and Instruction Set Reference Guide

整数の除算につきましては、RTSライブラリが使用されるため、浮動小数点の除算と同様に具体的な数値はありませんでした。

情報として不足しているものもございますが、ご査収のほど、よろしくお願いいたします。

[QT従業員]

OZSHG1231様

お待たせいたしました。

ご質問の件ですが、AVDD=3Vでご使用になる場合Common mode input voltage rangeは1.5V=AVDD/2のみとお考えいただければと思います。

なお参考情報ですが、AVDD=2.7Vの場合だとCommon mode input voltage rangeは1.35V=AVDD/2のみになるとの事です。

入力電圧がレンジを外れても破壊等は起きませんが、線形性に影響が現れます。

また、ADS1246であればGainを低く設定することでCommon mode input voltage rangeが広く取れるかと思いますので、

よろしければこちらもご検討いただければと思います。

http://www.ti.com/product/ads1246

以上、何卒よろしくお願い致します。

QT

[William従業員]

　Osugi様

　お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。

お問い合わせの中のCF4320H以外にもCFインタフェイス用ICとして以下のICがあります。ただこのICのパッケージもBGAになっており、BGA以外のパッケージを持っているICはありませんでした。

SN74LV4320A: 低消費電力、デュアル電源、レベル変換 CompactFlash インターフェイス、16 ビット・データ、11 ビット・アドレス付
プロダクト・フォルダ: http://www.tij.co.jp/product/jp/SN74LV4320A
データシート (PDF): http://www.ti.com/litv/pdf/sces628a

　以上、何卒よろしくお願いいたします。

[QT従業員]

SM様

ご投稿いただきありがとうございます。

ご質問の件ですが、本製品にはtcs(Minimum CS pulse width)、及びtQUIETの規定があり、

変換ごとに/CSをトグルする必要がございますので、CSを常時GNDに接続する事はできません。

以上、ご確認の程よろしくお願い致します。

QT

• この返信は6 年、 7 ヶ月前に  QT さんが編集しました。
• この返信は6 年、 6 ヶ月前に  GT さんが編集しました。

[William従業員]

T-YAMAMOTO様、
　お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。

　はい、ご認識のとおり、SN74LVC1G125のVCCが落ちた状態で、
　入力（A端子）にHレベル電圧がかかっていても、出力（Y端子）に
出力信号が出ることはなく、壊れることもありません。
　またVCCが印加されていなければ、nOE=GNDとしてあっても、
　出力信号が現れることはありません。

　以上、何卒よろしくお願いいたします。

[FI43101従業員]

kaeru001様

問い合わせについてTI USから回答を入手しました。
以下の内容となりますのでご確認いただけますでしょうか。

概訳を添付させていただきましたが、英文が正となります。
—

（概訳）
（シーケンスについて）あなたの理解はあっています。
リセットがトグルされると、デバイスはすべての起動チェック（PPSCなど）を実行します。
MUTEをトグルすると、出力のみがオンまたはオフになります。
これは、電源を節約するためにデバイスをシャットダウンする必要がある場合、RESET動作ではなくMUTE動作を使用するほうが速いことを意味します。
タイミングの差はわずか40mSですが、一部のお客様にとってはこれが必要です。
この機能が不要な場合は、SLAU756AのようにMUTEピンを設定することができます。
SLAU756AのようにMUTEを構成することには、他の不利益はありません。
デバイスは起動時および停止時にCMUTEキャップの充電と放電を行うため、内部的にMUTEおよびUNMUTEシーケンスを処理します。

（原文）

Your points are correct.
When Reset is toggled, the device performs all it’s startup checks (PPSC and other).
When MUTE is toggled, only the output is turned on or off.
This means that if you need the device to shut down to save power or similar, it is faster to use the MUTE operation rather than the RESET operation.
The timing difference is only ~40mS but for some customers this is needed.
If this feature is not needed then the MUTE pin can be configured as in SLAU756A.
There is no other detriment to configuring MUTE as in SLAU756A.
The device will internally handle the MUTE and UNMUTE sequence as the device charges and discharges the CMUTE cap at startup and stop.

以上、よろしくお願い申し上げます。

FI43101

[taro参加者]

ご回答ありがとうございました。

・そして、p.5 のブロック図から、1.43kΩは内部抵抗値を表しております。
　この1.43kΩの精度は、この抵抗を作っているプロセスの抵抗拡散の精度で
　決まりますが、データシートには記載されておりませんが、一般的に、
　拡散抵抗の精度は±10%程度と考えられます。
・従いまして、出力電圧精度は少々ゆるくなっているものと考えます。

上記ご回答に対し、データシートのELECTRICAL CHARACTERISTICSのVout=±1.5%(max)とあり、注記(4)でThe stated limit of the set-point voltage tolerance includes the tolerance of both the internal voltage reference and the internal adjustment resistor. The overall output voltage tolerance will be affected by the tolerance of the external RSET resistor.と書かれています。

内部抵抗の誤差を含んだ値が±1.5%であるため、一般的な精度(±10%)の拡散抵抗ではなく0.数%の高精度の抵抗が内蔵されていると考えておきます。

TI社製、ADコンバータ（ADC121S101CIMF/NCPB)使用を検討しており、その製品のCS端子の取扱い方法についてお教えください。

　弊社製品で上記TI社のADコンバータのCSを常時GNDに接続した使用を考えております。
CSを常時GNDに接続した状態で、正常にAD変換はできない、ICの正常動作しないなどございますか。
お教えください。

　常時GNDで使用する背景といたしましては、弊社製品でこの接続を減らし、
マイコンなどのポートを他に利用するなどを考えており、ADCは弊社製品動作時には、
常時使用することから、CSをGNDに接続する方法を取ろうと考えております。

下記演算の処理速度を教えてください。
1)float + float
2)float – float
3)float * float
4)float / float
5)sin(float)
6)cos(float)
7)int + int
8)int – int
9)int * int
10)int / int

毎度お世話になります。

CFカードのインターフェース回路に使用可能な
双方向のバッファ/レベルシフタICを調査しております。

最適なデバイスがあれば、紹介して頂けないでしょうか。
また、リファレンス・デザインやアプリケーション回路例があれば欲しいです。
（TIのサイトを調べましたが見つかりませんでした）

＜条件＞
・面実装品（TSSOP等）
・使用モード：PC　Card　Memory　Mode
・選定のCFカードはタイプⅠ（50ピン）
・CPU：Renesas　SH7727

以下がASSPデバイスとしてありますが、
CompactFlash™ BUS-INTERFACE CHIP WITH ±15-kV ESD PROTECTION, TRANSLATION, AND CARD-DETECT CIRCUITRY
CF4320H
http://www.ti.com/lit/ds/symlink/cf4320h.pdf

パッケージがBGAとなっており実装対応ができません。

電源供給が行われていない状態で信号印加の可能性があります。
この場合の動作はどのようになりますか？

・5Vトレラント品のため電源の回り込みはない
・最大定格が-0.5~6.5Vとあるため、VCC未印加でも壊れない
・VCCが印加されていなければ、nOE=GNDとしてあっても、
　出力信号が現れることはない

上記の認識でおりますが、合っていますでしょうか？

[Kevin従業員]

USよりコメントがございまして残りの下記について回答いたします。

><Q2>
>下記理由にて VID =300～1400[mV]を調整したい場合、
>推奨される回路(対策方法)はありますでしょうか。
>
>DisplayPortの規格では VAUX-DIFFp-p =290～1380[mV] との規定があり、
>また実基板では 信号変化点にて オーバーシュート/アンダーシュートもあるかと存じます。
>そのため 1000mVくらいまで調整できればと考え ご質問となります。
（回答）
USにヒアリングを行いましたが、残念ながらAUXは双方向通信になるため、上記に当てはまるソリューションがないとのことです。
お力になれず申し訳ございません。

Best regards,
Kevin

[Yojiro従業員]

はい、ご認識の通り、F28035をFlash ROMからブートする場合は、
GPIO34/GPIO37はHigh、TRSTはLow
として電源ON・リセット解除をしてください。

以上、よろしくお願いします。