フォーラム検索：page-
検索結果
-
PORは以下の資料に記載のように、BOR閾値を超えるまでデバイスをリセット状態に保持すると記載がございます。
参考資料：TMS320F28004x Piccolo™マイクロコントローラ データシート
http://www.tij.co.jp/jp/lit/ds/symlink/tms320f280049.pdf
(69page) Power-On Reset (POR)When the voltage crosses the POR threshold, the internal brownout-reset
(BOR) circuit takes control and holds the device in reset until the voltage crosses the BOR threshold (for
internal BOR details, see 5.8.1.5).このBOR閾値は同資料の64pageに記載されており、2.81V(min)～3.0V(max)となっております。
返信先: ICの未使用端子処理について
dengensekkeiGT様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。LM3424でお問い合わせの端子は以下のように処理していただくよう、お願いいたします。
１．SS端子。
これはソフトスタート端子で、使われない時はオープン状態でご使用ください。ただし、SS端子を使用しない場合は、
電源投入時やEN端子=L→Hでの起動時に大きな突入電流が流れる場合がありますので、SS端子は使用されることをお勧めいたします。２．TGAIN端子。
TGAIN端子をオープンにされていることは、温度による電流の調整は行われないようにされていると思います。
その場合は、温度による電流調整に関係する端子は、以下のように処理していただけますでしょうか。
TGAIN端子→オープン。
TSENSE端子→GND。
TREF端子とVS端子は両端子をつないだ上で、そのつないだ点から負荷電流を流し電圧を安定させるために、
つないだところ（TREF+VS)とGNDとの間に100kΩを入れてください。３．DDRV端子。
DDRV端子は、データシート（SNVS603C）のページ29のFigure 36~ページ31のFigure 38のように
外部NMOSFETのゲートにつないでご使用ください。４．VS端子（オープンにしている）。
５．TSENSE端子（GNDにしている）。
６．TREF端子（GNDにしている）。４～６に関しては、２の内容をご覧ください。
以上、何卒よろしくお願いいたします。
ご連絡いただきました機能「Buckup/Restore clock regsiter settings …」は、FLASHにプログラムする前のクロック設定を保存し、FLASH書き込み後に、再度プログラムする前のクロックに設定を戻すものになります。この機能を使用しない場合、FLASH書き込み後は、FLASH書き込み時にGUIで設定されたクロック設定が維持されます。この設定が維持されると、F28M35xでは正常に動作しない可能性がありますので、このチェックを使用し書き込みを行っていただけますでしょうか。以下は参考リンクになります。
UniFlash3の フラッシュオプションについて質問します。
ここにチェックを入れた場合に、フラッシュROMにアクセスする際のクロック設定を一時的に変更して、
イレーズ、プログラミング後に元に戻すように思えますが、実際にどの様な反映になりますか、
この設定により、書き込む製品プログラムに記述されているシステムクロックの初期化に影響はありますか、
また、定かで有りませんが、弊社のお客様より、このオプションのチェックの有無で、書込みができなかったとの質問が有りました。
よろしくお願いします。
返信先: VIL (Vcc=5V時)確認
RTM様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。LVCシリーズはCMOS構成のロジックですので、データシートに記載されていない
場合には、直線近似法により推定する方法が、一般にもちいられております。
Vcc=2.7VのVILを0.7V(MAX)、Vcc=3.6VのVILを0.8V(MAX)とした場合、
Vcc=5Vの VIL=X とすると、以下の式がなりたちます。
(0.8-0.7)／(3.6-2.7)＝(X-0.7)／(5-2.7)
0.1／0.9＝(X-0.7)／2.3
(X-0.7)=(0.1×2.3)／0.9＝0.256 から、
X＝0.956 V(MAX) と計算することができます。なお、お問い合わせのVLのMIN値はMAX値のことを言われていると思いますが、
（VILのMIN値としては０Vになります）違う場合はまたお問い合わせいただけますでしょうか。以上、何卒よろしくお願いいたします。
返信先: McBSP動作について
> DSC-A/B共にGSYNC=1で同期動作をさせるとすると、
> DSC-Aからの送信時は、DSC-AのMCLKXからのクロックがDSC-BのMCLKRに入るの
> で、DSC-BのSRGのクロックソース はMCLKRとなりますが、
> その場合、DSC-Aのクロックソースは何にしておけばいいのでしょうか？
> それとも、この様な場合は受信側（DSC-B）のみGSYNC=1として、送信側は
> GSYNC=0として動作させる必要があるのでしょうか？
> その場合は、以下の様にレジスタ設定を切り替えるということになりますでしょ
> うか？クロックソースはGSYNCの値によらず選択可能です。
GSYNC=1とすると、以下のマニュアルの36pagに記載の図のようにCLKGが同期して動作いたします。TMS320F2833x/2823x Multichannel Buffered Serial Port (McBSP) Reference Guide http://www.ti.com/lit/ug/sprufb7b/sprufb7b.pdf
SPIのマスター、スレーブのような形で使用するのであれば、
ご連絡いただいた方法で良いと思います。> また、この場合は送受信それぞれの
> XFRLEN
> RFRLEN
> はどの様に設定すべきでしょうか？（FPERとの関連性等）FPERは同期パルスの時間間隔(周期)を決めるもので、
XFRLEN、RFRLENは通信するデータのサイズに関わるものになりますので、
それぞれ、御社所望の仕様に設定しご利用下さい。> 上記の質問を含めまして、冒頭にあげた様な、
> 「2つのF28335を対向させて、下記の様な接続で相互にMcBSPで複数ワード以上を
> 含むフレームの送受信を行う場合」について、
> 送受信側それぞれでどの様なシーケンスとなるのか、どの様なレジスタ設定を行
> うべきかご教示いただけないでしょうか。McBSPは柔軟にシーケンスを組むことが可能なシリアルポートになりますので、
御社で実装したいシーケンスを、それぞれのF28335で実現するようにレジスタ設定をしていただければと思います。h-nishi様
返答が遅くなって申し訳ありません。
未使用の以下の信号は、アナログスイッチ入出力なので、DA,DBも含めてFloatでの使用で問題ありません。
DAz,DBz,DCz,
HPDA,HPDB, HPDC,
AUXB,
DDCCLK_x, DDCDAT_A
以上よろしくお願いします。
From AE
返信先: UCC28070について
OZSHG1231 様
ご投稿くださいましてありがとうございます。
使用方法にもよりますが、下記アドレスの通り、UCC28070において電流センスに抵抗を用いることで
成立いたします。
問題なくとのことですが、詳細について確認が必要と考えますが、使用することは可能です。
https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/188/TIDA_2D00_01390A_2800_001_29005F00_Sch.PDF以上、よろしくお願いします。
forestトピック: VIL (Vcc=5V時)確認
SN74LVC07AQPWRG4Q1について、
VCCを5Vとした時のVILのMIN値をご教授願います。(回路遅延計算に使用したい。)データーシートはVcc=2.7 to 3.6vの記載までしか御座いませんでした。
返信先: UART端子の処理
peppermint7894様
お問い合わせ頂き、ありがとうございます。
下記にて回答させていただきます。
> その後、使用していないUART Rx端子を抵抗でGNDに接続したところ消費電力は下がって安定したのですが、
> これはUART Rx端子からリークしているということでしょうか？
リーク電流が流れている可能性は御座います。
MSP430の各ピンはCMOSインバータ回路で構成されております。CMOS回路はPMOS,NMOSを組み合わせた回路であり、その構成上、CMOS回路に中間電位(1.65V付近)が入力されると、電源からGNDへ貫通電流が流れます。CMOS回路のイメージ図は下記になりますので、ご参考ください。
> また、このような使わない端子はどのように処理を行うのが正解なのでしょうか？
上記の理由により、Rx端子を含むすべての未使用ピンがオープンとなっている場合は、MSP430全体の消費電流は増大してしまいます。
この処理方法ですが、次の3通りのいずれかで防ぐことができます。（すべて実施が必要ではなく、いずれかの処理でご対応ください。）
- 未使用ピンを回路上でGND、またはVccにドライブするように接続する。
- 未使用ピンにプルアップ、またはプルダウン抵抗を取り付ける。
- ソフトウェアにて、GPIOを出力方向(PxDIR.y = 1)に設定する。（このとき、未使用ピンは回路上オープンにしてください）
よろしくお願い致します。
Crujiff
返信先: AM3352 例外処理
Processor SDK RTOS 内のStarterwareのフォルダにADCのサンプルプログラムが御座います。そちらにサンプルコードがございますので、こちらを参考にプログラムをお願いできますでしょうか。
PROCESSOR-SDK-RTOS-AM335X
http://www.tij.co.jp/tool/jp/PROCESSOR-SDK-AM335Xフォルダ：
~pdkフォルダ\packages\ti\starterware\examples\adcトピック: TLV2374製品ページについて
TLV2374の製品ページ [http://www.tij.co.jp/product/jp/TLV2374]
にてデータシートのダウンロードなどができなくなっているのですが、
新規設計に採用するのに何か問題がありますでしょうか？
トピック: McBSP動作について
2つのF28335を対向させて、下記の様な接続で相互にMcBSPで複数ワード以上を含
むフレームの送受信を行う場合、DSC-A DSC-B
MCLKR <--- MCLKX MFSR <--- MFSX DR <--- DX DX ---> DR
MFSX —> MFSR
MCLKX —> MCLKRDSC-A/B共にGSYNC=1で同期動作をさせるとすると、
DSC-Aからの送信時は、DSC-AのMCLKXからのクロックがDSC-BのMCLKRに入るの
で、DSC-BのSRGのクロックソース はMCLKRとなりますが、
その場合、DSC-Aのクロックソースは何にしておけばいいのでしょうか？
それとも、この様な場合は受信側（DSC-B）のみGSYNC=1として、送信側は
GSYNC=0として動作させる必要があるのでしょうか？
その場合は、以下の様にレジスタ設定を切り替えるということになりますでしょ
うか？送信時
GSYNC=0 クロック同期なし
SCKLME=0 SRGの入力クロックはLSPCLK
CLKSM=1 SRGの入力クロックはLSPCLK
FSXM=1 内部で送信フレーム同期生成（送受信共通？）
FSGM=1 内部で送信フレーム同期生成（送受信共通？）
FWID=X 設定要
FPER=X 設定要
FSRM=0 受信フレーム同期はFSXピン経由で外部ソースから生成（送受信共通？）
CLKXM=1 内部CLKXはSRGによりドライブ。MCLKXは出力ピン（送受信共通？）
CLKRM=0 MCLKRは内部CLKRを供給する入力ピン（送受信共通？）受信時
GSYNC=1 クロック同期あり
SCKLME=1 SRGの入力クロックはMCLKR
CLKSM=0 SRGの入力クロックはMCLKR
FSXM=X 内部で送信フレーム同期生成（送受信共通？）
FSGM=X 内部で送信フレーム同期生成（送受信共通？）
FWID=X 設定不要(GSYNC=1では無視されるので送信時の設定のままでよい？)
FPER=X 設定不要(GSYNC=1では無視されるので送信時の設定のままでよい？)
FSRM=0 受信フレーム同期はFSXピン経由で外部ソースから生成（送受信共通？）
CLKXM=1 内部CLKXはSRGによりドライブ。MCLKXは出力ピン（送受信共通？）
CLKRM=0 MCLKRは内部CLKRを供給する入力ピン（送受信共通？）また、この場合は送受信それぞれの
XFRLEN
RFRLEN
はどの様に設定すべきでしょうか？（FPERとの関連性等）上記の質問を含めまして、冒頭にあげた様な、
「2つのF28335を対向させて、下記の様な接続で相互にMcBSPで複数ワード以上を
含むフレームの送受信を行う場合」について、
送受信側それぞれでどの様なシーケンスとなるのか、どの様なレジスタ設定を行
うべきかご教示いただけないでしょうか。トピック: UART端子の処理
こんにちは。
MSP430FR5949でLPM2に設定しても消費電力が下がらないことがありました。また、マイコンを起動するごとに消費電力が変わったりします。
その後、使用していないUART Rx端子を抵抗でGNDに接続したところ消費電力は下がって安定したのですが、これはUART Rx端子からリークしているということでしょうか？ 使用していない端子(未接続)なのでリークするルートがわからなかったのですが、このメカニズムも教えてください。
また、このような使わない端子はどのように処理を行うのが正解なのでしょうか？
よろしくお願い致します。
Pukkuru様
早速のご確認ありがとうございます。
PGAの詳細については、ADS867xの場合 データシートP12. “7.3.4 Programmable Gain Amplifier (PGA)”の項をご参照ください。
残念ながらこのPGAは細かく調整できる様なものではなく、入力レベルを大まかに調整するものとなります。
そのため、入力信号が±12.288V以上の振幅であり、それをフルスケール(±12.288V)以内に抑える必要があるとなると、
ご記載の通り、前段にアンプを置いて信号レベルの調節が必要かもしれません。
なお、そのアンプとして以下を提案させていただきます。よろしければご参考ください。
・OPA196(電源電圧30V可、入力レールtoレール、低コスト品)
http://www.ti.com/product/opa196
以上、引き続きご検討の程よろしくお願い致します。
QT
