TMS320F28388D controlCARDを使い、CPU2とCMのブートローダを作ろうと考えています。

参考にしているのは、F2837xDの以下のコードです。
\C2000Ware_3_04_00_00\device_support\f2837xd\examples\dual\F2837xD_usb_flash_kernels\cpu01

参考にしているflash kernelは、CPU1がSGRAMへコードを書き込み、IPC_BRANCHによって
CPU2をSGRAMから走らせています。

F28388DのCPU2も同じ仕組みにしたいのですが、F28388DにはIPC_BRANCHのコマンドが見当たりません。

IPC Message Copy To RAM bootを使うのかも知れませんが、この場合
コード領域が2000byteしかなく、IPCとFlashAPIを使うブートローダは
領域を超えると思われます。

F28388Dの場合、CPU2とCMのブートローダはどのようすれば良いのでしょうか。

[Ge従業員]

ご連絡ありがとうございます。
推奨される特定のデバイスは存在しませんが、以下の製品は本デバイスの評価ボードで使用されている、実績のあるICになります。

ATS100B-E
ATS(-SM) Series Datasheet
Crystal 10.0000MHz 30ppm 18pF 60 Ohm -40°C – 85°C Through Hole HC49/US

また不明点が御座いましたらお問い合わせください。

以上、よろしくお願いいたします。

 

[Ge従業員]

ご連絡ありがとうございます。

ESR Requirementsを充足しているか否かで保証可否が変わるだけと考えれば良いでしょうか。

ご認識の通りとなります。ESR Requirementsを満たしていない場合についてもう少し調査したところ、ESRがデータシートの範囲外のものを使用した場合には、クロックの発振不良や、クロックの起動遅れ、予期せぬ動作モードでの駆動などの不具合の原因となるようです。そのため、データシートに記載の範囲内のESR値の水晶振動子を用い、それを水晶メーカーでマッチングテストをしていただくことをお勧めいたします。

以上、よろしくお願いいたします。

[ET参加者]

ご回答くださりありがとうございます。
既に水晶振動子メーカーに実回路をチェックして頂き、発振余裕度を含めて問題ない旨の結果を頂いています。
ところが、データシート上はESR Requirementsを満たせておりません。
水晶振動子メーカーの見解はESR Requirementsに優先するのでしょうか。

あるいは、優先も何も、
ESR Requirementsを充足しているか否かで保証可否が変わるだけと考えれば良いでしょうか。

[Ge従業員]

以下に回答いたします。

水晶振動子について追加で質問させていただきます。
Table 5-16. Crystal Equivalent Series Resistance (ESR) Requirementsが規定されていますが

1) 「ESR = Negative Resistance/3」はどういった意味なのでしょうか

「ESR = Negative Resistance/3」の条件でテストをした結果を表しているという意味になります。

 

2) 現在検討中の振動子は直列抵抗200Ω･maxです。
10MHz駆動、CL1 = CL2 = 12 pFのときはMAXIMUM ESR=55Ωのため、不適と考えれば良いでしょうか。

ご認識のとおりです。

 

3) Crystal Equivalent Series Resistance (ESR) Requirementsを逸脱した場合は
保証対象外となるかと思うのですが、具体的にどういった現象が起きるのでしょうか。

発振停止などが起きると考えます。

 

4) ESR Requirementsは発振余裕度の確保を目的に設けられた要件でしょうか

ご認識のとおりです。

 

5) 1)と重複しますが、当該条件においては負性抵抗の最大値を -165 ohm、発振余裕度の最低値を3と置いた結果、MAXIMUM ESR=55 ohmと定義しているのでしょうか。

ご認識の通りと考えます。

 

6) 水晶振動子とMCUのマッチングにおいて、全温度・駆動電圧範囲において負性抵抗の実測値が最大でも-4000 ohmであることが確認されています。
発振余裕度>|-4000|/200= 20 となりますが、このような場合でもESR Requirementsを遵守する必要があるのでしょうか。

メーカーはデータシートに記載の要件以外のテストデータを持っておりませんので、
この要件を外れたものについては、使用可否の判断ができません。
また、データシートに以下の記述がございますように、クリスタルの使用可否については、
水晶メーカーにて、特性評価いただくことを推奨しております。

TI recommends that the crystal manufacturer characterize the crystal with the application board.

現在ご利用の水晶が御座いましたら、使用の可否については、
お手数でございますが、水晶メーカーへご相談いただけますでしょうか。

以上、よろしくお願いいたします。

下のURLから移行しました。

クロック周波数の選定について

水晶振動子について追加で質問させていただきます。
Table 5-16. Crystal Equivalent Series Resistance (ESR) Requirementsが規定されていますが、
1) 「ESR = Negative Resistance/3」はどういった意味なのでしょうか
2) 現在検討中の振動子は直列抵抗200Ω･maxです。
10MHz駆動、CL1 = CL2 = 12 pFのときはMAXIMUM ESR=55Ωのため、不適と考えれば良いでしょうか。
3) Crystal Equivalent Series Resistance (ESR) Requirementsを逸脱した場合は
保証対象外となるかと思うのですが、具体的にどういった現象が起きるのでしょうか。
4) ESR Requirementsは発振余裕度の確保を目的に設けられた要件でしょうか
5) 1)と重複しますが、当該条件においては
負性抵抗の最大値を -165 ohm、発振余裕度の最低値を3と置いた結果、
MAXIMUM ESR=55 ohmと定義しているのでしょうか。
6) 水晶振動子とMCUのマッチングにおいて、全温度・駆動電圧範囲において
負性抵抗の実測値が最大でも-4000 ohmであることが確認されています。
発振余裕度>|-4000|/200= 20 となりますが、
このような場合でもESR Requirementsを遵守する必要があるのでしょうか。

[IMTT参加者]

オフライン版でのインストールでもdengensekkeiGT氏より投稿された同じメッセージ画面（インストール画面にてproxi infoの入力画面）が出力されてしまいます。
対処方法を教えていただけますか？

なお、～CCS10のバージョンは未確認なため、CCS7を選択してます。

よろしくお願いいたします。

[Undertale従業員]

nakagawa様

ご説明下さりありがとうございます。
すでにご確認いただいている状況とお察ししますが、
V(MAXSYS_REG_ACC)の精度はデータシートP6 でのご紹介の通り、
±2％(＠13.504V)となります。
こちらはターゲット電圧の精度となり、スイッチングタイプの充電制御ICであるため、
こちらにスイッチングのリップルや出力LCの影響が上乗せされる形になると考えます。
出力電圧に負荷を追加しパルススキップさせない状況でテストいただいたとお伺いしておりますが、
Vsys波形はどのような状況でしょうか。
13.5Vに近づくことが無いとお伺いしておりますが、実際の波形の状況をご教授いただく事は可能でしょうか。
お手数をおかけし申し訳ございませんが宜しくお願い致します。

Undertale

[ET参加者]

4) ESR Requirementsは発振余裕度の確保を目的に設けられた要件でしょうか
5) 1)と重複しますが、当該条件においては
負性抵抗の最大値を -165 ohm、発振余裕度の最低値を3と置いた結果、
MAXIMUM ESR=55 ohmと定義しているのでしょうか。
6) 水晶振動子とMCUのマッチングにおいて、全温度・駆動電圧範囲において
負性抵抗の実測値が最大でも-4000 ohmであることが確認されています。
発振余裕度>|-4000|/200= 20 となりますが、
このような場合でもESR Requirementsを遵守する必要があるのでしょうか。

[aikawa参加者]

ご回答ありがとうございます。

FBピンの仕様として、min, max の電流値を教えて頂きたく、
質問致しました。

[ET参加者]

水晶振動子について追加で質問させていただきます。
Table 5-16. Crystal Equivalent Series Resistance (ESR) Requirementsが規定されていますが、
1) 「ESR = Negative Resistance/3」はどういった意味なのでしょうか
2) 現在検討中の振動子は直列抵抗200Ω･maxです。
10MHz駆動、CL1 = CL2 = 12 pFのときはMAXIMUM ESR=55Ωのため、不適と考えれば良いでしょうか。
3) Crystal Equivalent Series Resistance (ESR) Requirementsを逸脱した場合は
保証対象外となるかと思うのですが、具体的にどういった現象が起きるのでしょうか。

[nakagawa参加者]

お世話になっております。

電池電圧ですが、未接続状態または電池の保護機能により出力停止状態を想定しています。
よって電池電圧は0Vとなります。

波形に関しましては基板Ａの状態となります。
充電電流を0Aと設定している状態で、電池電圧が0VとなっておりますのでBAT端子は0Vとなります。

回路構成もP43 Figure 36. bq24773 Typical Schematicに近しい構成となります。

お手数をお掛けしますがよろしくお願い致します。

[Polnaref従業員]

aikawa様

お問い合わせ頂きましてありがとう御座います。
PSMにて安定的な動作を実現する為に必要な容量として、22uFが推奨されて御座います。
「7.3.1 Power Save Mode」の項を御参照頂きたく存じます。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

aikawa様

御問合せ頂きましてありがとう御座います。
一般論となりますが、分圧抵抗を流れる電流の1/1000程度となります。
データシートのp1に御座います回路例を参考にした場合、分圧抵抗を流れる電流は
　　1.8V / 360kΩ = 5uA
5uAとなります。
この内、
　　5uA / 1000 = 5nA
5nA程度がFBピンに流れ込んでると考えて頂きたく存じます。
FBピンに流れ込む電流が大きい場合、出力電圧の誤差が大きくなります。

御参考になれば幸で御座います。
Polnaref

双方向I2CアイソレータのISO154xですが、
双方向のためURT通信も可能と考えて良いでしょうか。
SDA1：RX、SCL1：TXとして使用したく考えております。

本来であればunidirectional isolatorでやるべきかと思いますが、
上記使用方法でも問題ないかご回答いただけないでしょうか。
※デバッグ目的であるため、特に保証を要求するものではありません