フォーラム検索：page-
検索結果
-
返信いただきありがとうございます。
EVMシンクについてもEEPROMの書き換えは行っておらず、デフォルト状態と認識しており、またEVMシンクの設定は(PCと接続していない限り)USBｰCケーブル挿抜のたびにリセットがかかるようです。Push Buttonによる各設定時のsink capabilities(voltage,operating current)の値を見ると
S200(シルク5V)：5V 0.9A(起動時もこの設定)
S201(シルク9V)：5V 3A + 9V 3A
S202(シルク15V)：5V 3A + 9V 3A + 15V 3A
S203(シルク20V)：5V 3A + 9V 3A + 15V 3A + 20V 3A
となっています。>>・” EVMソース-EVMシンク接続(5V/3A出力)”と”開発品ソース-EVMシンク接続(5V/3A動作にならず)”時のPush Button S200 – S203の設定は同一でしょうか？
上記内容で同一です>>・「開発品ソース-EVMシンクと接続しただけでは5V 3A動作にならず」と御座いますが、出力しない(0V) or 想定外出力(5V/500mAなど)どちらになるでしょうか？
開発品ソース-EVMシンクと接続するとVBUSおよび5VのLEDが点灯します。その後消費負荷(8W程度)を接続すると開発品ソースが電源供給を遮断し、VBUS LEDが点滅となります。ここから消費負荷を取り除くと再度VBUSおよび5VのLEDが点灯します。
EVMソース-EVMシンクの接続ではこうはならず、消費負荷があっても5Vを供給し続けています。>>・「一度EVMシンクのタクトスイッチを操作し、sink capabilitiesを変更する必要がある」と御座いますが、押すボタン(S200 – S203)によって、5V/3A出力する・しないという差分があればご教示頂けますと幸いです。
起動時およびS200では出力されず(上記点滅状態)、それ以外では消費負荷を接続しても常時VBUSおよび5VのLEDが点灯します。こうして整理してみると
開発品ソース：operating current(0.9A)を見て供給を遮断
EVMソース：maximum operating current(3A)を見て供給を継続
と動作しているようにも思えます。よろしくおねがいします。
emanon445様
ご投稿ありがとうございます。
USB-C-PD-DUO-EVM User’s Guideの3.2.8 Push Button S200 – S203に御座います通り、
Buttonによって、対応するsink電圧(S203は5Vのみ)、 sink PDO available有無といった差分がございます。
Button設定による動作差分が無いかを切り分ける為、以下ご教示頂けますと幸いです。
・” EVMソース-EVMシンク接続(5V/3A出力)”と”開発品ソース-EVMシンク接続(5V/3A動作にならず)”時のPush Button S200 – S203の設定は同一でしょうか？
・「開発品ソース-EVMシンクと接続しただけでは5V 3A動作にならず」と御座いますが、
出力しない(0V) or 想定外出力(5V/500mAなど)どちらになるでしょうか？
・「一度EVMシンクのタクトスイッチを操作し、sink capabilitiesを変更する必要がある」と御座いますが、
押すボタン(S200 – S203)によって、5V/3A出力する・しないという差分があればご教示頂けますと幸いです。
推定レベルでの報告となり恐縮ですが、何卒よろしくお願いします。
GC
トピック: TPS65987DDHへのI2Cによる設定
TPS65987DDHをPDソースとして利用しています。
開発品ではEEPROMではなく電源投入後にI2Cから各種設定を行っています。USB-C-PD-DUO-EVMで設定の動作を確認しているのですが、
開発品とEVMで同じ設定を行っても挙動が異なります。具体的には、EVMは電源投入後設定を変更せずともEVMソース-EVMシンク接続で、
5V 3Aの電源供給が行われます。
開発品ではTPS65981_2_6_7_8 Application Customization 6.1.1の
TIDA-050012 source boardのraw viewの値を書き込んでいますが、
開発品ソース-EVMシンクと接続しただけでは5V 3A動作にならず、
一度EVMシンクのタクトスイッチを操作し、sink capabilitiesを変更する必要があるようです。この挙動の違いは何によるものの可能性がありますでしょうか。
I2Cでの設定変更後に必ずしなければならない手順等ありますでしょうか。よろしくおねがいします。
maida様
現在の初期設定の手順で問題ございません。
タイミングとしてはレジスタアドレス0x0Eh設定時にDACの更新を行っておりますので、2.4us以上待機時間を設けた後にレジスタアドレス0x09hにてPower-down modeを解除して頂ければと存じます。
以上、宜しくお願いいたします。
Nishie
ご回答ありがとうございました。
参考の為教えて下さい。
DAC81408を使用する場合、リセット解除後DACの出力等を初期設定すると思いますが、アドレス0x09でしpower downを解除するタイミングについて、お奨めのタイミングがございましたら教えて下さい。
連絡しております初期設定のように、例えばアドレス0x14-0x1Bのデータレジスタにデータを設定後、アドレス0x09に0xF00Fを設定しpower downを解除する手順が宜しいでしょうか？返信先: UCC21520の損失計算式について
ET 様
お問い合わせありがとうございます。
メーカへの確認を行いましたところ、ご理解の通りとのことで確認いたしました。
よろしくお願いいたします。
maida様
■13でTRIGGER Register(0x0E)に0x0010をwriteして更新しようとしており、その場合LDACpinをLOWにする必要はないとの認識で合ってますでしょうか？
また、13~14の間に2.4us（Tdacwait）以上の待機時間が必要ということでしょうか？
→ご認識の通り、TRIGGER Registerに0x0010を書き込んで頂ければ、LDACピンをLowにする必要はございません。
はい、13~14の間に2.4us以上待機時間を設けて下さい。
■SPICONFIG Register(0x03)の初期値が0x0A24ですが、power-down modeからacitve modeにする為、1でSPICONFIG Register(0x03)に0x0A04を設定しておりますが、問題がございましたら教えて下さい
→問題ございません。
以上、宜しくお願いいたします。
Nishie
ご回答ありがとうございます。
追加で質問します。＞13~14の間にLDACをLowにした後、DACレジスタ更新のため2.4us（Tdacwait）以上待機時間を設けて下さい。
13でTRIGGER Register(0x0E)に0x0010をwriteして更新しようとしており、その場合LDACpinをLOWにする必要はないとの認識で合ってますでしょうか？
また、13~14の間に2.4us（Tdacwait）以上の待機時間が必要ということでしょうか？＞また、レジスタアドレス0x03hのデフォルト設定は0x0A24になります。
SPICONFIG Register(0x03)の初期値が0x0A24ですが、power-down modeからacitve modeにする為、1でSPICONFIG Register(0x03)に0x0A04を設定しておりますが、問題がございましたら教えて下さい。maida様
大変お待たせいたしました。
・初期設定時、1~13までのCS Highの時間は50ns以上設けて下さい。
13~14の間にLDACをLowにした後、DACレジスタ更新のため2.4us（Tdacwait）以上待機時間を設けて下さい。
また、レジスタアドレス0x03hのデフォルト設定は0x0A24になります。
・DAC出力更新において、1~5までのCS Highの時間は50ns以上設けて下さい。
5でLDACをLowにした後、DACレジスタ更新のため待機時間を2.4us（Tdacwait）以上設けて下さい。
以上、宜しくお願いいたします。
Nishie
トピック: UCC21520の損失計算式について
お世話になります。
UCC21520のデータシート 9.2.2.5 Estimate Gate Driver Power Lossについて質問がございます。
総損失P_GD=P_GDQ+P_GDOとなっておりますが、P_GDOは1chあたりの損失であり、
Dual chunnelで同じ駆動を行う場合はP_GD=P_GDQ+P_GDO*2になるとの認識で相違ないでしょうか。
ご回答宜しくお願い致します。maida様
大変申し訳ございません。
継続して、メーカーへ以下の内容で確認を行っているのですが回答が得られていない状況です。
１. 初期設定、DAC更新の方法に問題がないかどうか
2. 初期設定時、データレジスタ間のCS Highの時間が50nsか2.4usかどうか
3. DAC更新時、CS Highが80nsで動いているが問題ないかどうか
以上、宜しくお願いいたします。
Nishie
レジスタアクセス後ののCS Highの時間の確認有難うございます。
セッティングレジスタ(0x02h～0x0Eh)設定後のCS Highの時間は最低50ns、セッティングレジスタ以外のレジスタ設定に関しては、レジスタ設定後、2.4us以上待機時間を設けるよう回答頂きましたが、下記の初期設定の場合、1,2,3,4,13,14のレジスタアクセス後のCS Highの時間は最低50nsで、5～12のデータレジスタアクセス後のCS Highの時間は2.4us必要ということでしょうか？
もし、データレジスタアクセス後のCS Highの時間が2.4us必要ということでしたら、下記のDAC出力更新の設定でCS Highの時間を80nsで設定してもデータ更新ができていることと矛盾しております。再度確認させてください。
連絡しました初期設定のレジスタの設定の順番に問題ございませんでしょうか？
セッティングレジスタ(0x02h～0x0Eh)によっては、設定後のCS Highの時間が50nsよりも長い時間必要なレジスタがございませんでしょうか？
データレジスタアクセス後のCS Highの時間が2.4us必要なのでしょうか？■初期設定
1.アドレス0x03に0x0A04 // device power-down mode解除
2.アドレス0x0Bに0xAAAA // OUT7-4 ±10V設定
3.アドレス0x0Cに0xAAAA // OUT3-0 ±10V設定
4.アドレス0x06に0x0FF0 // LDAC trigger (synchronous mode)
5.アドレス0x14に0x8000 // OUT0 0V
6.アドレス0x15に0x8000 // OUT1 0V
7.アドレス0x16に0x8000 // OUT2 0V
8.アドレス0x17に0x8000 // OUT3 0V
9.アドレス0x18に0x8000 // OUT4 0V
10.アドレス0x19に0x8000 // OUT5 0V
11.アドレス0x1Aに0x8000 // OUT6 0V
12.アドレス0x1Bに0x8000 // OUT7 0V
13.アドレス0x0Eに0x0010 // register LDAC
14.アドレス0x09に0xF00F // power-down mode解除■DAC出力更新
初期設定後、下記の1～5の順番で設定しDACの出力を更新しております。
1.アドレス0x14(or 0x15)に16bitのデータを設定
2.アドレス0x16(or 0x17)に16bitのデータを設定
3.アドレス0x18(or 0x19)に16bitのデータを設定
4.アドレス0x1A(or 0x1B)に16bitのデータを設定
5.LDACpinを20ns Low
1～4のレジスタアクセスのCS High時間は80nsに設定。maida様
回答が遅くなってしまい申し訳ございません。
セッティングレジスタ（0x02h～0x0Eh）設定後のCS Highの時間は最低50ns設けて頂ければ問題ございません。
セッティングレジスタ以外のレジスタ設定に関しては、レジスタ設定後、2.4us以上待機時間を設けて頂きますようお願いいたします。
以上、宜しくお願いいたします。
Nishie
maida様
ご回答頂きありがとうございます。
・OUT1, 3, 5,7で負の出力電圧（-10Vと-5V）が発生しているとのこと承知いたしました。
正の出力電圧になることはないという認識でよろしかったでしょうか。
・ご認識の通り、DACレジスタをReadして確認して頂きたかったのですが、SDO接続しておらず値が読み出せないとのこと承知いたしました。
・アクセス間隔を長くしたとありますが、具体的にどの間隔をどの長さに変更したのかご教授頂けないでしょうか。
以上、宜しくお願いいたします。
Nishie
返信先: BQ24770の動作についての質問
お世話になっております。
提示して頂きました波形及び出力コンデンサを２倍時の波形を測定致しました。
Ch1は出力電圧(システム電圧)となります。1枚目：2usレンジ
2枚目：20usレンジ
3枚目：4msレンジ
4枚目：4msレンジ出力コンデンサ２倍（高分子コンデンサ33uF 4個、セラコン22uF 2個）結果、出力コンデンサ２倍にしましたが、出力変動を抑えることはできませんでした。
質問１に関しましては承知致しました。
よろしくお願いいたします。
