[KokiTamai従業員]

guest 様

お問い合わせありがとうございます。

2電源/3電源構成の差分は消費電力です。VDDA1P8に外部から電源を供給すると、内部LDOがOFFになり、消費電力の削減に繋がります。どの程度の消費電力を削減できるかは、application report (SNLA241)をご参照下さい。

DP83867E/IS/CS/IR/CR RGZ Power Consumption Data

https://www.ti.com/lit/an/snla241/snla241.pdf

何卒よろしくお願いします。

TAMA

TI社製 TPS3828-33DBVについてです。

シミュレーションを実施したく、SIMモデル(IBIS, PSPICE, S-Para)をご提供いただけないでしょうか？

TI社製 EHT PHY DP83867IRRGZ の電源構成について、

教えてください。

2電源構成と、3電源構成がありますが、

2電源構成で使用した際、機能的制約、スペック的制約がありましたら、

教えてください。

[KokiTamai従業員]

guest 様

ご投稿いただきありがとうございます。

頂いたご質問について、以下に回答いたします。

 

①PC等からPHYにパケットを送信する構成でも、Loopback機能を使用することができますでしょうか？

ご記載いただいた構成で、MIIループバック機能を使用することが可能です。

詳細はデータシートの Figure 8-11. Loopbacks 、 Table 8-2 等をご参照下さい。

DP83867IR データシート

https://www.ti.com/lit/ds/symlink/dp83867ir.pdf

 

②Loopback機能を使用した際、送信したパケットがそのまま返ってくるのでしょうか

ループバックするブロックにより処理が異なりますが、MAC層へ戻る際には送信されたパケットと同じ形式に戻されます。

 

以上、ご参考にしていただけますと幸いです。

何卒よろしくお願いします。

TAMA

TI社製 Eth PHY DP83867のLoopback機能について、教えてください。

①PC等からPHYにパケットを送信する構成でも、Loopback機能を使用することができますでしょうか？

②Loopback機能を使用した際、送信したパケットがそのまま返ってくるのでしょうか

（パケットの中身を編集しない）

 

以上、ご回答のほどよろしくお願いいたします。

 

 

お世話になります。
未使用ピンの適切な処理方法について、こちらのTech Noteを拝読しました。
https://www.ti.com/lit/an/sboa204a/sboa204a.pdf

現行品は適切な処理方法とは異なっており、下記のような処理を行っています。
1)非反転・反転入力をGNDに接続し、出力ピンをFloatingさせる
2)非反転・反転入力・出力ピンをGNDに接続する
この場合、どのような影響が考えられるかご教示頂きたいです。
下記のように考えているのですが正しいでしょうか。
・双方の入力ピンをGNDに落としていても僅かに電位差が生じれば、電位差に応じて出力ピンから出力しようとする
・出力ピンが浮いていればその分の電圧が出力され、出力ピンがGND接続ならば無用な電流が消費される
・結果としてこれら電圧・電流変動が使用中のピンにcross talkして、望ましくない影響を及ぼす

[FI43101従業員]

Guest様

お世話になっております。

OPA733の出力電流について、TINA-TIのシミュレーションにて確認したところ、

ソース19mA、シンクｰ44mAまで動作し、その後保護回路が動作するようです。

また、SHORT CIRCUIT CURRENTについては、高温時に出力電流が減少するため注意いただく必要があります。

3.3Vの電源に接続された33Ωの負荷を駆動させる場合、

ソース（5V‐3.3V）/33Ω=51.5mA

シンク　3.3V/33Ω＝100mA

この電流が出力できるオペアンプを選択されることをお奨めいたします。

以上、よろしくお願い申し上げます。

[UTM従業員]

guest様

お世話になっております。

絶対最大定格を見る限り、VAとVBDに依存関係は無く、立ち上げシーケンスにより破壊する危険はないと存じます。
但し、VAやVBDが最大定格にかかわる部分については立ち上げ順や立下り順を考慮して電源シーケンスを作成いただければと思います。
詳細についてはデータシートの「ABSOLUTE MAXIMUM RATINGS」をご覧いただければと思います。

よろしくお願いいたします。

[UTM従業員]

guest様

お世話になっております。

以下回答させていただきます。
PORにつきましては、ADS8330データシート、37ページに下記内容の記載がございます。
「POR回路を正しく働かすには、AVDDが350ms以上の間、125ｍV以下に保つことが必要となります。」
原文「 POR circuit requires AVDD to remain below 125mV for at least 350ms to ensure proper discharging of internal capacitors and to correct the behavior of the ADC when powered up again」
残留電圧が600mVということでこちらが守れていないものと考えられます。

ソフトウェアリセットをかけることが妥当かということにつきましては、
PORとソフトウェアリセットはNOR-edされているためどちらかが働けばリセットされるため妥当かと考えられます。
こちらもデータシートの36ページに下記記述があります。
原文「The converter has two reset mechanisms, a power-on reset (POR) and a software reset using CFR_D0. These two mechanisms are NOR-ed internally. 」

以上です。
よろしくお願いいたします。

お世話になっております。

LM5157につきまして、弊社で搭載検討が初めてのため、

メーカーのデータシートやApplication Report (SNVA824–August 2018)なども一通り一読させていただきましたが、弊社の想定仕様としての計算方法をご確認させていただきたく。

■お問い合わせの内容2点

弊社の想定仕様：入力電圧 12V，出力電圧 24Ｖ，出力不可電流 100mA以下

① 一般的な昇圧アプリケーションとして、インダクタの詳細計算過程や、計算から推奨されるインダクタ値をご教示ください。

② ダイオードの参考型番例をご教示ください。

 

お手数で御座いますが、ご回答宜しくお願い致します。

• このトピックは1 年、 8 ヶ月前に  GT さんが編集しました。理由: お名前/会社名が本文内に記載があったため、削除しました。

TMS320F28375DのAD変換ポートについて質問がございます。

1) データシートのNoteにV_DDA＋0.3V以下にすることを求められておりますが、この電圧を超過した場合は保護ダイオードに電流が流れ、場合によっては破損し得るという理解で良いでしょうか。

2) どの程度の電流であれば耐えられるのかは8.1 Absolute Maximum RatingsのInput clamp currentを考慮すれば良いでしょうか。つまり、20 mA以下であれば問題ないのでしょうか。

以上よろしくお願いいたします。

[UTM従業員]

guest様

お問い合わせありがとうございます。

TI社が公開しているResource Explorerの該当プログラムをご参考にして下さい。
評価ボードをお使いの場合は評価ボード用のサンプルプログラムもございますのでそちらを参考にしていただければと思います。
https://dev.ti.com/tirex/explore/node?node=A__AOv8Vt7oZp.nBB4cG8dfBg__msp430ware__IOGqZri__LATEST

Read/Write Bitの設定はUCTRの記載内容をご参照下さい。
The UCTR bit decides whether the R/W bit is high or low and should be determined when setting the UCTXSTT bit, as this command causes the MSP430 device to send the start sequence followed by the slave address and R/W bit automatically.
https://www.ti.com/lit/pdf/slaa734

またI2C通信の概要につきましては、
ユーザーズガイドFigure 24-12. I2C Master Transmitter Modeをご参照下さい。
https://www.ti.com/lit/ug/slau445i/slau445i.pdf

現在I2Cセンサを使用するソフトウェアの開発を行っています。

I2Cを取り扱うのが初めてのため、基本的な質問で恐縮ですがRead/Write Bitについてお教えください。

MSP430側をマスターとし、スレーブアドレス：0x28のセンサと通信を行います。

通信の流れとして、スレーブアドレス0x28をUCB0I2CSAに渡すのが一番最初のステップになると思っています。

この時、Read/Write Bitの設定はどのように行ったら良いのでしょうか。

最初はスレーブアドレスを1Bitシフトし7Bit~1Bitでアドレス設定，0BitにRead/Writeを設定すれば良いのかと思い、UCB0I2CSAに8Bit渡すつもりでした。

しかしユーザーガイドの38.4.9 UCBxI2CSA Registerにて9~7Bitは無視されるとの記載があり混乱しています。

認識間違い等ございましたらご教授頂けますと幸いです。

下記にI2Cレジスタの初期設定等を示します。

今回割り込みを使用しない形での実装で進めています。

void initGPIO()
{
// Disable Interrupts before altering Port Mapping registers
__disable_interrupt();
// Enable Write-access to modify port mapping registers
PMAPPWD = 0x02D52;

//I2C Pins
P2SEL |= BIT1 | BIT2;
P2MAP1 = PM_UCB0SCL;
P2MAP2 = PM_UCB0SDA;
// Disable Write-Access to modify port mapping registers
PMAPPWD = 0;
}

void initI2C()
{
UCB0CTL1 |= UCSWRST;                      // Enable SW reset
UCB0CTL0 = UCMST + UCMODE_3 + UCSYNC;     // I2C Master, synchronous mode
UCB0CTL1 = UCSSEL_2 + UCSWRST;            // Use SMCLK(20MHz), keep SW reset
UCB0BR0 = 200;                            // fSCL = SMCLK/200 = ~100kHz
UCB0BR1 = 0;
UCB0I2CSA = 0x28;                                // Slave Address is 0x28
UCB0CTL1 &= ~UCSWRST;                     // Clear SW reset, resume operation
}

 

 

 

[takahashi従業員]

ご確認ありがとうございます。

 

以下、データシートの 7.5.3.1.7 Timeout Function 記載の通り、START conditionとSTOP conditionの間で、SCL、またはSDAがLowに張り付いて35ms（Typ）経過するとTimeoutが機能します。

(STOP conditionと次のSTART conditionの間ではございません。)

 

Timeoutは、プロトコル通信中における通信障害を避けるための機能ですので、通信前(START condition前)でのTimeoutは想定されておりません。

 

==================

7.5.3.1.7 Timeout Function

The TMP117 resets the serial interface if the SCL line is held low by the master or the SDA line is held low by the TMP117 for 35 ms (typical) between a START and STOP condition. The TMP117 releases the SDA line if the SCL pin is pulled low and waits for a START condition from the host controller. To avoid activating the timeout function, maintain a communication speed of at least 1 kHz for the SCL operating frequency.

==================

 

以上、よろしくお願いいたします。

[guest]

ご担当様

ご回答ありがとうございます。

「STASTART ConditionとSTOP Conditionの間で、SCLの信号遷移がなく、Lowに張り付いいたまま、最大で40msを経過すると、通信がリセットされます。」とのことですが、START ConditionとSTOP Conditionの間というのは添付図のようにSTOP Conditionから次のコマンドのSTART Conditionの間という解釈でいいでしょうか?