フォーラム検索：page-
検索結果
-
以下のスレッドのお問い合わせになります。
https://emb.macnica.co.jp/forums/topic/13617/新たな問題を抱えております。アドバイスお願いいたします。
F021_API_F2837xS_FPU32.lib を使用してFLASHのイレースを行っているですが、特定のセクターをイレースすると動作がとまります。
そのセクターを.mapファイルで確認すると上記.libが使用されている場所のようです。
動作に必要な関数はCODE_SECTIONにてRAM展開しているのですが、.libはRAM展開の仕方がわからずケアしておりません。
そのせいで動作が止まっているのではと考えております。
.libもRAM展開する必要御座いますでしょうか？
必要な場合はどのようにするかご教授願います。-
このトピックは
Geが4 年、 6 ヶ月前に変更しました。
ありがとうございます。
新たな問題を抱えております。アドバイスお願いいたします。
F021_API_F2837xS_FPU32.lib を使用してFLASHのイレースを行っているですが、特定のセクターをイレースすると動作がとまります。
そのセクターを.mapファイルで確認すると上記.libが使用されている場所のようです。
動作に必要な関数はCODE_SECTIONにてRAM展開しているのですが、.libはRAM展開の仕方がわからずケアしておりません。
そのせいで動作が止まっているのではと考えております。
.libもRAM展開する必要御座いますでしょうか？
必要な場合はどのようにするかご教授願います。返信先: CLAが動作しない現象について
原因が分かりました。
CLAのクロックを有効化していないことが原因でした。
SysCtrlRegs.PCLKCR3.bit.CLA1ENCLK = 1;
を追加したところ正常に動作しました。返信先: CLAが動作しない現象について
ご連絡ありがとうございます。
C2000wareにCLAを使ったFLASH用のプロジェクトがございます。こちらのプロジェクトを使用した場合には正常に動作しますでしょうか。正常に動作する場合には、こちらのプロジェクトとの差分をご確認いただきたく思います。
C2000WARE
C:\ti\c2000\C2000Ware_3_03_00_00\device_support\f2806x\examples\c28\cla_adc_fir_flash上記で問題点が把握できなかった場合には、御社の問題を再現可能な、Cソースコード、cmdファイル、CLAソースコードをお送りいただけますでしょうか。これらのファイルをベースに調査させていただきます。
※.cmd、.claは添付できませんので、拡張子を.txt等に変更し添付をお願いいたします。以上、よろしくお願いいたします。
返信先: HSYNCとクロックの関係
okuiutosa様
一点追記がございます。
Free Run ModeからGen-Lock Modeに戻さない場合、1080P59.9のHREFと148.35MHzは同期がとれません。
この場合、PLL1をロックさせないと言う指示を意味します。
Free RUN Modeにすると、ロック表示は常にロックと表示されます。以上、よろしくお願いいたします。
mtmt
-
この返信は4 年、 6 ヶ月前に
mtmt さんが編集しました。
トピック: CLAが動作しない現象について
f28065のソフトを開発中ですが、CLAタスクが動作しない現象で悩んでいます。
何か原因として考えられることがあれば教えてください。尚、エミュレータ（USB200)を接続し、CPU Reset → Resume でプログラムを実行した場合は、
問題なく動作します。
エミュレータ―を切り離し、電源OFF→ONで実行させた場合は、動作しません。
CLA以外の機能は問題なく動作しています。返信先: HSYNCとクロックの関係
okuiutosa様
■頂いた波形からの考察■
頂いた波形から、1080p59.9の場合、HSYNCをトリガに148.35MHzクロックを観測すると、
流れてはいないがクロックの遷移タイミングが一定の範囲で、前後にずれていると推測します。
ジッタが観測されていると思います。予期される結果です。
LMH1983は入力ビデオに含まれる低周波ジッタを除去した後、148.35MHzクロックを生成するので、両者の間には、除去した分のジッタが観測されます。一方、720p60をリファレンスとした場合、HSYNCをトリガに148.35MHzクロックを観測すると、波形は流れます。なぜなら、720p60と整数関係にあるクロックは148.5MHzクロックで、148.35MHzクロックは1/1.001ずれます。オシロで観測すると流れます。
720p59.9を入力にすると、1080p59.9の時と同じ結果になるはずです。■追加質問■
レジスタ設定に関し、確認致しますが、使用方法はGENLOCKとなりますが、
前述の初期化後、GENLOCKに戻すということで宜しいでしょうか。■回答■
その御認識で問題ございません。「5.」の内容の後、Free Run Modeから御使用のGENLOCKにお戻しいただければ幸いです。さらに詳細な内容に関しましては御購入先の代理店様から確認頂けますと幸いです。
またE2Eという英語ですが質問可能なフォーラムもございますので、こちらも併せてご検討いただければ幸いです。以上、よろしくお願いいたします。
mtmt
返信先: HSYNCとクロックの関係
ご担当者様
波形ですが、クロックが定まらない様な形です。
Fig1 CH1：HSYNC、CH2：PLL3_CLKOUT（148.35MHz)トリガ条件HSYNC
Fig2 CH1：TOF3、CH2：PLL3_CLKOUT（148.35MHz)、CH3：HSYNC トリガ条件TOF3となります。
レジスタ設定に関し、確認致しますが、使用方法はGENLOCKとなりますが、
前述の初期化後、GENLOCKに戻すということで宜しいでしょうか。以上、宜しくお願い致します。
Attachments:
返信先: HSYNCとクロックの関係
okuiutosa様
ご連絡頂き、誠にありがとうございます。
■依頼事項1■
「LMH1983が出力するCLKOUT3(PLL3_148.35MHz)を観測するとクロックが揺れています。」
とございますが、こちらの波形取得を送付頂くことは可能でしょうか？
また、波形に関してはオシロの重ね書きで線が太く見えるような形でしょうか？■依頼事項2■
CLK3の出力に関しては、データシート記載が分かりにくいかもしれませんが、
下記手順でレジスタ設定を実行することにより、 PLL3 CLK出力のDuty崩れを防止(初期化)が可能になります。
こちらのレジスタ設定も一度確認頂けますでしょうか？
1．Power Up
2．ソフトウェアリセット ADDR 0x05 [7] = 1
3. クロスポイントスイッチの設定変更
ADDR 0x09 [3:0] = 0010’b
ADDR 0x09 [3:0] = 0000’b
4．PLL1をFree Run Modeに設定
REG 0x05 [4:3] = 00’b //PLL1 : Free Run mode
5. TOF3のAlignment Mode設定変更
初期値 -> Always Align -> Wait -> 初期値(Never Align)
ADDR 0x13 [5:4] = 10’b //TOF3 : Always Align
Wait 500ms (More than 2 output frame period)
ADDR 0x13 [5:4] = 11’b // TOF3 : Never Alignまた、波形等に関してコンフィデンシャルなことを含む場合、直接やり取りさせて頂くことも可能と存じます。
弊社の営業から連絡させていただければと存じます。以上、よろしくお願いいたします。
mtmt
トピック: HSYNCとクロックの関係
LMH1981とLMH1983を使用したビデオシンクセパレータと、
クロック生成についてですが、
1）回路構成/条件
・LMH1981でシンクセパレートした、H_SYNC、V_SYNC、OE(ODD/EVEN)を
LMH1983に接続、LMH1983にて、TOF、148.35MHzを生成
・VIDEO入力フォーマット：1080i59.94、720P60等
・LMH1983のレジスタ設定に関しては、デフォルト値使用2）動作状況
・LMH1981からのH_SYNCの立下りをトリガに、
LMH1983が出力するCLKOUT3(PLL3_148.35MHz)を観測すると
クロックが揺れています。
・LMH1983の0x02（PLL Lock and Output Alignment Status)を
リードすると、PLL1~PLL4はLockしています。
・TOF3をトリガに、CLKOUT3(PLL3_148.35MHz)を観測すると、
TOF3とCLKは同期が取れているようです。3）質問
・H_SYNCと148.35MHzが同期が取れていないのは、
LMH1983の動作として、正常なのでしょうか。
・異常な場合に、考えられる原因は何でしょうか。
以上、宜しくお願い致します。ご連絡ありがとうございます。Live Firmware Updateはアプリケーション(信号処理など)を実行したままアップデートをするものになります。今回は、アプリケーションを一時停止してアップデートを行うという認識でよろしいでしょうか。その場合には、C2000wareに含まれる以下のサンプルプロジェクトがそのままご利用いただけます。
こちらのサンプルプロジェクトは、SCI経由でアップデートを行うものになっておりますが、カスタマイズすることで他のシリアルインターフェース経由でもアップデートが可能となります。C:\ti\c2000\C2000Ware_3_03_00_00\device_support\f2837xs\examples\cpu1\F2837xS_sci_flash_kernel
RAMへの展開ですが、リンカーコマンドファイルで必要サイズのRAMを確保し、jaja230aを参考にramfuncs…を記載し、コピーしたい関数をCODE_SECTION()にて指定し、初期化時にmemcpy()するということであっていますでしょうか？
ご認識の通りとなります。リンカーコマンドファイルで必要サイズのRAMを確保し、jaja230aを参考にramfuncs…を記載し、コピーしたい関数をCODE_SECTION()にて指定します。
memcpy()については、アップデートをする前に行えば問題ございません。尚、基本的な動作は全て上記のサンプルプロジェクトに含まれておりますので、アップデートしたいタイミングで、上記のプロジェクトのコードが走るようにしていただければ、実現可能となります。
また不明点が御座いましたらお問い合わせください。
以上、よろしくお願いいたします。
F28374Sで開発を進める旨承知ました。
ApplicationをFlashからRAMにコピーさせ動作させる必要があるという認識ですが、具体的にどのような作業が必要になりますでしょうか？
Applicationで使用するプログラムと、データを全てRAMにコピーして使用する必要がございますので、
このプログラムとデータにユーザー定義のセクションを指定し、memcpyを使ってRAMにコピーする必要がございます。以下の資料が参考になると思いますので、こちらも合わせてご参考ください。
TMS320C2000:Piccolo MCUのソフトウェア開発入門
http://www.tij.co.jp/jp/lit/an/jaja230a/jaja230a.pdf
(p.29) コラム : ユーザー定義のセクション
(p.57) 内蔵Flash を使ったProject以上、よろしくお願いいたします。
F28374Sの参考資料は用意がございませんでした。
ご認識の通り、F28374SにはFLASH BANKが1つしかございませんので、Live Firmware Updateを実現するためには、ApplicationプログラムがすべてRAM上で完結動作するようにしていただく必要がございます。F28004xと同様に、Flash上でプログラムを実行しながらFirmwareをUpdateする必要がある場合には、F28374Sとピンコンパチ品である、F28374Dをご検討いただけますでしょうか。こちらの製品は、CPUが２つ、FLASHが２つ内蔵されておりますので、Flash上でのLive Firmware Updateが可能となります。
TMS320F28374D
https://www.tij.co.jp/product/jp/TMS320F28374D以上、よろしくお願いいたします。
uchidaK様
どうやら、projectの「F2807x_CodeStartBranch.asm」を組み込んでいなかった事が原因のようです。
このファイルを組み込むことにより、FLASH BOOTするようになりました。
ありがとうございました。とりあえず、解決しました。mickey
mickey様
お世話になっております。
Flash bootを行う際は、リンカコマンドファイルにてF2807x_CodeStartBranch.asm
(貴社プロジェクト内にも存在していると推察します)に記載されたcodestartセクションにFlashの開始アドレスを
割り当てる必要がございます。
下記ファイルを参考にリンカコマンドファイルが正しく設定されているか、ご確認いただけますでしょうか。
controlSUITE\device_support\F2807x\v210\F2807x_common\cmd\2807x_Generic_FLASH_lnk.cmd
以上、よろしくお願いいたします。
uchidaK
-
このトピックは
