[uchidaK従業員]

ttkkttkk様

お世話になっております。

GPIOは下記TRMの93ページに記載の通り、デフォルトでは入力状態となっております。

TMS320x2833x, TMS320x2823x　Technical Reference Manual

https://www.tij.co.jp/jp/lit/ug/sprui07/sprui07.pdf

また、デフォルトのGPIOの状態は変更はできませんので、必要に応じて外部プルアップ・プルダウンをご検討いただければと思います。

以上、ご参考になれば幸いです。

uchidaK

いつもお世話になっております。
差動アンプを使って添付回路図のようにしたいと考えております。
A案は初段にINA826を入れて出力を分岐してそのまま出力する方と
さらにアンプする方に分ける、一般的回路は実現可能だと思います。
今回はB案のように初段にINA826を2個並列接続して分岐したいと
考えております。B案の実現は可能でしょうか？
単純に可能だとよいのですが、可能ですけどパターン化の際、〇〇の
引き回しに注意する等、アドバイスを頂けると助かります。
よろしくお願いいたします。

＊ちなみになぜB案を検討しているかと申しますと10倍を抵抗値を
　変えて他の倍率にも変更可能にしたいと考えております。
　B案ですと10倍側INA826の抵抗値を変更すればよいのですが、
　A案ですと2段目のアンプゲインも変更必要な為、簡単に変更できないか？
　と検討しました。

sonodera

Attachments:

1. e291ac1c419494debf59c1cb53f55e6c.pdf

お世話になっております。
F28335のGPIOで出力設定を行おうとしているポートがあります。

DSP電源の3.3Vの起動してからGPIOの出力設定(初期設定)が終わるまでの間、
上記、出力設定予定のポートはHIGH,LOWどちらになりますでしょうか？

電源起動直後からGPIO出力設定を行うまでのHIGH,LOWの設定を変えることは可能でしょうか？

[KJ従業員]

aigawatanabe様

ICショートモードの故障とのことで、VDD過電圧以外での故障要因について回答致します。

・VDDは3V以上の電圧印加が必要ですが、3V以下であった場合、
　MOSFETがOFFすることによりGATEピンからディスチャージ電流が流れますが、
　IC内部になんらかのダメージが入る可能性があります。

・V_GATEはV_BYPを超えてはいけません、超えた場合の故障モードは明確ではないですが、
　IC故障の可能性がございます。

・GATEは、V_A＞V_Cの場合にHighとなりますが、V_A＞V_C間電圧の最大定格は7.5Vです。

立上り、立下り順序でIC故障となるケースとしては、上記のように規定定格を
超えるような電圧となった場合、IC保証外となりますので、故障することも考えられます。

故障動作時の各ピンの電圧を確認頂けますようお願い致します。
KJ
　

[maida参加者]

LM3880のpower-down sequencingの質問の回答ありがとうございます。
LM3880の使用方法で追加の質問がございます。
お送りする資料の構成で、VCC+5Vで+12Vを監視しEN#1~3を生成することは
可能でしょうか？

Attachments:

1. 

   0a2a2a5821eb6d048143c2e68f3df70f.png
   

[Polnaref従業員]

maida様

お問い合わせ頂きましてありがとうございます。
未使用ピンはHighへ論理を固定して頂きたく存じます。
抵抗値については「Table 5. Pull-up Resistor Values」を御参照ください。

Polnaref

お世話になります。
データシートのTable 4-1. Signal Descriptionsに、
ADCINA0,A1,B1には50 kOhmの内部プルダウン抵抗が存在するとの記載があります。
精度に影響するため、こちらの最大・最小値をご教示頂けないでしょうか。

以上よろしくお願いいたします。

[HN従業員]

お問い合わせありがとうございます。
今回の型番 TMS320F28075の場合はレジスタとビットの名前が異なりまして、
RESCレジスタのWDRSnビットによってwatchdog起動後のリセット要因取得が可能と思われます。
(ご参考： マニュアルSPRUHM9の 3.3.5 Watchdog Reset (WDRS) )

CCSデバッガのRegisterウィンドウにおけるRESCレジスタの場所は、
もし「CpuSysRegs」というグループがあれば、そのグループ内をご確認いただければ幸いです。

• この返信は4 年、 8 ヶ月前に  HN さんが編集しました。
• この返信は4 年、 8 ヶ月前に  HN さんが編集しました。

ウオッチドッグのタイムアップ後に、リセット信号を発生させて再起動していますが、再起動を検知するためマニュアルSPRUHM9-Oct. 2014よれば、WDCRのWDFLAGが使えると思いましたが、デバッガのWdRegsの構造体には定義されていません。どのレジスタを参照すれば、判断できるでしょうか、
よろしくお願いします。

[Ge従業員]

zen様

お問い合わせありがとうございます。
ご質問の件、以下に回答致します。

> データシート(JAJSEZ6H)のP68　表5-15に記載されているCL1,CL2というのは外部負荷容量のことでしょうか？
> 水晶振動子のCLとは違う？
> 下記リンク　4-1　に記載されているC1、C2という認識でよろしいでしょうか？
> https://www.macnica.co.jp/business/semiconductor/articles/basic/127525/

ご認識通り、外部負荷容量になります。データシート(JAJSEZ6H)のP68　表5-15の一つ前のページにCL1,CL2の位置について図がございますので、こちらも併せてご参考ください。

> 評価基板のLAUNCHXL-F28379Dでは下記部品を使用されておりますが、データシートのMax24pFを超える外部負荷容量が
> 接続されております。問題ないのでしょうか？

評価基板はデータシートの要求を満たしていない設計となっている場合がございますが、もし評価基板とデータシートで差異があった場合には、データシートのパラメータを参考に設計いただけますでしょうか。

> また、外部負荷容量12pF～24pFとのことですが、上記リンクの式　CL＝(C1xC2)/(C1+C2)+4に当てはめると、
> 選定される水晶振動子のCLは10pF～16pFの物という理解でよろしいでしょうか？

理論的にはその様になると思いますが、実際の最適値については水晶メーカーのマッチングサービスなどをご利用いただき最適値を解析されることをお勧め致します。

以上、宜しくお願い致します。

水晶振動子について質問です。
データシート(JAJSEZ6H)のP68　表5-15に記載されているCL1,CL2というのは外部負荷容量のことでしょうか？
水晶振動子のCLとは違う？
下記リンク　4-1　に記載されているC1、C2という認識でよろしいでしょうか？
https://www.macnica.co.jp/business/semiconductor/articles/basic/127525/

評価基板のLAUNCHXL-F28379Dでは下記部品を使用されておりますが、データシートのMax24pFを超える外部負荷容量が
接続されております。問題ないのでしょうか？
　水晶振動子：ATS100B-E　　(±30ppm、CL:18pF、Co:7pF、ESR:60ohm)
　外部負荷容量：36pF(C3、C4)

また、外部負荷容量12pF～24pFとのことですが、上記リンクの式　CL＝(C1xC2)/(C1+C2)+4に当てはめると、
選定される水晶振動子のCLは10pF～16pFの物という理解でよろしいでしょうか？

以上よろしくお願いいたします。

[umamiti従業員]

ご確認いただきまして、ありがとうございます。

リンカーコマンドファイル、デバッガーのメモリマップはデフォルトから変更していないとのこと、承知いたしました。

 

＞作成した関数をコールする際の引数の数値を変更し、FW のバイナリが意図通りに変化していることを確認してます。(バイナリの差分は1byteのみ)

→エラーが発生した際の、エラー内容に表示されているアドレスにある実際のデータの内容は、0xFFFFが表示されますでしょうか？もしくは、0または特定のデータが表示されますでしょうか？
前回は0x81B0となり、今回は0x8000となっておりましましたが、FW更新が出来ない際には、以前のFWのデータが格納されているか、別のデータが格納されているのか確認できればと思っております。

 

＞別の未使用ターゲットに対して、上記の新規プロジェクトの FW をロードすると、
＞と初回 eZ-FET の更新が求められますが、もちろん問題なく FRAM 更新でき、プログラムを多少変更してからの ＞FRAM 再更新もできてます。

→未使用ターゲットにつきましては、今までと同様にFWの内容を変更しようと、問題なく書き込みが可能という認識で合っていますでしょうか。
別のターゲットでも同様の書き込みエラーが出ない場合は、ボード自体に問題がある可能性がございます。

 

BSL でパスワード不一致させて初期化させた後は、再度 FRAM の更新ができていることから、何らかの理由で、FRAMメモリがEraseされていない可能性がございます。ですので、お手数ですが以下の項目についてお試し頂けますでしょうか？

・コネクト時にFRAM領域をEraseし、プロジェクトの書き込みをお試し頂けますでしょうか。
プロジェクトのProperties->Debug->MSP43x Optionを選択し、Connention Optionsにて「On conect, erase main, information~~」にチェックを入れることで設定可能です。

・FRAM更新が出来ないターゲットに接続し、手動でFRAM領域をEraseした後、再度プロジェクトの書き込みをお試し頂けますでしょうか。
フラッシュメモリを手動で消去してみてください。デバック画面のメニュー->Tools->On-Chip Flashを選択し、Erase Settingにて0x8000~0xFFFFの範囲をMase Eraseすることが可能です。

以上、よろしくお願い致します。

[uchidaK従業員]

ttkkttkk様

お世話になっております。

確認いたしましたが、CPU1TOCPU2RAMの書き込み中におけるロック機能は用意されておりませんでした。

Technical Reference Manualの883ページを参考に、IPCのレジスタを用いてコア間の通信をすることで、

コア同士のConflictは避けられるものと考えております。

以上、参考になれば幸いです。

uchidaK

[ikeda777参加者]

早速の回答ありがとうございます。

以下、確認事項の回答となります。ご確認お願いします。

> ・リンカーコマンドファイルは、デフォルトから変更されていますでしょうか
> →リンカーコマンドファイルは、プロジェクト内の.cmdファイルから確認することが出来ます。
変更なしです。プロジェクトを新規作成したものと一致してます。

> ・デバッガーのメモリマップは、デフォルトから変更されていますでしょうか
> →デフォルトでは無効になっております。デバック画面のメニューバー->Tools->On-chip Flashで開かれたWindow内のMemory Mapを選択することで確認方法出来ます。
Start: 0x0, End: 0xFFFFFFFFFFFFFFFF, Attributes: RAM
特に設定してません。

> ・デバイスに接続し、実際の0x081B0アドレスのデータをご確認頂けますでしょうか？
作成した関数をコールする際の引数の数値を変更し、FW のバイナリが意図通りに変化していることを確認してます。(バイナリの差分は1byteのみ)

> ・書き込みを行なうファームの中で、FRAM領域の書き込み保護機能を使用されていますでしょうか。
CCS General > FRWP は無効にしてます。

> ・新たにCCS Projectを作成(main関数のみのシンプルなものなど)し、書き込みが可能かお試し頂けますでしょうか？

新規プロジェクトを New CCS Project から Target を MSP430FR2355 とし、Compiler は TI v20.2.0.LTS を、Templates から Empty Project (with main.c) を選択して作成しました。
この FW を問題発生後のターゲットに CCS の Debug でロードしましたが、
`
MSP430: File Loader: Verification failed: Values at address 0x08000 do not match Please verify target memory and memory map.
MSP430: GEL: File: C:\(…省略…)\Empty.out: a data verification error occurred, file load failed.
`
となり、プログラム先頭から FRAM 更新が失敗するようです。

別の未使用ターゲットに対して、上記の新規プロジェクトの FW をロードすると、
`
MSP430: Error initializing emulator: A firmware update is required for the MSP430 Debug Interface (MSP-FET430UIF / MSP-FET / eZ-FET). Click the “Update” button to update the firmware and launch your debug session (this may require several update steps). DO NOT UNPLUG THE INTERFACE DURING THE UPDATE.
`
と初回 eZ-FET の更新が求められますが、もちろん問題なく FRAM 更新でき、プログラムを多少変更してからの FRAM 再更新もできてます。

また、問題が発生するプロジェクトは MSP430Ware から作成していたため、
再度 MSP430Ware 3.80.10.09 の Example Projects > 00_EMPTYPROJECT > emptyProject を Import してみましたが、こちらも問題なく FRAM 更新できてます。
(プロジェクトのプロパティ > CCS General で Variant を FR4133 から FR2355 に変更し、また、driverlib をコンパイルするために CCS Build > MSP430 Compiler > Processor Options で data model を small から large に変更してます)

> ・「BSL Password is error!」と表示された際のBSLの送信コマンドは、「RX Password」コマンドになりますでしょうか？

「BSL Password is error!」は RX Password コマンドで初期パスワードを送信した際に表示されておりました。
こちらはパスワードを一致させると後続の RX Data Block コマンドで FRAM を更新できることを確認しており、
また、TX Data Block で更新後の FRAM を取得できることも確認しております。BSL は問題なく動作してそうです。

問題発生後のターゲットに対してブレイクポイントの設定や、Register、Memory にアクセスすることは可能なため、単純に FRAM の更新ができなくなっているように見えます。
また、BSL でパスワード不一致させて初期化させた後は再度 FRAM の更新ができております。

以上、宜しくお願い致します。

[Ge従業員]

GPIOピンのプルアップダウンに推奨される抵抗値範囲は御座いません。
GPIO内蔵のプルアップ・ダウンについては、データシートに以下のように定義されております。ここから計算するとおおよそ20kΩ程度の抵抗になっております。

また、GPIOにはノイズ対策のためにQualification Windowという機能を使用することもできます。機能の詳細についてはテクニカルリファレンスマニュアルをご参考ください。

以上、宜しくお願い致します。