度々お世話になっております

SPI-b通信にて、送信時に最初に意図しないデータが送信されていることがわかり、
送信前に送信バッファをクリアする機能を用意したいのですが
SPIFFTXのTXFIFOをセットすればクリアできるのでしょうか？
また、意図しないデータが最初に送信される現象について
何か原因がわかれば教えて頂けませんでしょうか

[Kato従業員]

ishi1126 様

原因調査のご進捗状況を共有して下さり、ありがとうございます。

追加でご不明な点などございましたら、新規でご投稿頂けますと幸いです。

Kato

[Kato従業員]

ishi1126 様

その後、ご状況はいかがでしょうか？
本件に関しまして一旦クローズとさせて頂きますが、ご不明点等がございましたら、
遠慮なくお問い合わせ下さい。

Kato

[UNA従業員]

OM様

残念ながら、現在入手可能なもので最も古いバージョンは、CCS v3.3となっており、
それ以前のものは有償/無償問わず入手不可の様です。

・Code Composer Studio Downloads
https://software-dl.ti.com/ccs/esd/documents/ccs_downloads.html

以上、よろしくお願いします。
UNA

 

[OM参加者]

ご回答ありがとうございます。ご連絡頂きました件、承知致しました。
有償で構わないのですが、CCS v2.21 を入手する方法はありませんでしょうか？

[UNA従業員]

OM様

お問い合わせいただいたCCSv2ですが、こちらは既に製品サポートが終了したツールとなりますため、
大変申し訳ございませんが当社でも情報がございません。

ただ、CCSツールのダウンコンパチビリティが無い可能性がありますので、
CCS v2.21で作成した環境は同一のバージョンにコピーしてご使用いただくか、
CCS v2.20の環境にて、あらためてプロジェクトを作成いただく必要があるかと思われます。

以上、何卒ご理解いただけますようお願い申し上げます。
UNA

CCS v2.20 の環境に、CCS v2.21 で作成した開発環境一式をコピーしてビルドしたところ、下記のエラーが表示されビルドエラーとなります。
“***.cdb”, line 1: error: Version 4.90.270 is not compatible with this version of BIOS. Please open this file in the Configuration Tool and update.
”このファイルを構成ツールで開いて更新してください”とのことなのですが、やり方をお教え頂けませんでしょうか？

[maida参加者]

ご回答ありがとうございます。
LMR33630はTIのBuck Converter Quick Reference Guideに掲載されているICでもあり、
webenchでのボード線図シミュレーション機能の追加を希望します。

　LMR33630でwebenchやTINA-TIでBode Plotを確認する方法があれば教えて下さい。
　LMR33630を使用した回路をwebenchで設計してみたのですが、
SimulationsでBode Plotが選択できませんでした。
　webenchのCUSTOMIZE画面 “Categories”で”System Information”を選択すると
Phase Marg/gain Margが表示されるICもございますが、LMR33630の場合表示されません。　

[Kato従業員]

ishi1126 様

Ferrite Beadsの短絡試験に対して低抵抗を挿入して実施した場合の結果はいかがでしたでしょうか？
TPA3112D1の過電流検出の閾値はバラツキもありますが、4A程度になります。
実測結果と一致しておりますでしょうか？

Kato

[HN従業員]

TomatoJuice 様

以下に回答いたします。

> 通信終了後にPxSEL0を変更してI/Oポートに戻したとき、
> 入出力方向、抵抗の使用、High/Low出力といった設定は
> どうなりますか？
> 通信開始前の設定のままでしょうか？

はい。ご指摘の通り、通信開始前の設定のままとなります。
PxSEL0を操作しても入出力方向(PxDIR)、抵抗の使用(PxREN)、High/Low出力(PxOUT)のレジスタは内容を保持します。
よりまして、例えば PxSEL0 へ 1を書き、その後にゼロを書くと、
該当の端子はGPIO動作、かつ通信開始前の設定へ戻ります。

> また、PxSEL0だけでの設定変更は予期せぬ動作のリスクなどありますでしょうか？

特に思い当たる点はございません。
追加で気になる点等ございましたらお聞かせください。

[Kato従業員]

ishi1126 様

原因調査に関する追加情報をご提供下さり、ありがとうございます。

InductorのDCRが大きいことが起因していると予想されているとのことですが、裏取りのために
Ferrite Beadsで短絡試験を行う際、定格電力の高い低抵抗を挿入して短絡して頂くことは可能でしょうか？
また、VCCやGNDに短絡した際に/FAULTがLowにAssertされる際の出力電流の実測値をご教示願います。

念のための確認になりますが、短絡試験はSP_L1_OUT_DB1とSP_L2_OUT_DB1に対して実施されているという
認識ですが、正しいでしょうか？

Kato

[ishi1126参加者]

インダクタ(DCR=312mΩ)を使用した回路で、
1. OUTP-GND または OUTN-GND 間のショートでは Fault が出る
2. OUTP-OUTN のショートでは Fault が出ない。
3. 基板の個体差により、1. の場合でも Fault が出ない物もある

また、
4. フェライトビーズ(DCR=35mΩ)の場合は、全ての場合で Fault が正しく出る
5. EVM では DCR=87Ω のインダクタが指定されていて、おそらく全ての場合で正しく Fault が出る
という条件から判断すると、OUTP-OUTN 間の素子の直流抵抗の大きさが、過電流検出の可否に影響しているようです。

TPA3112 内部の過電流検出は、OUTTP, OUTN 出力端子に直列に挿入された抵抗に生じる電圧降下で
判定していると予想します。
過電流検出を正常に動作させるには、出力端子に直列接続する外部素子の直流抵抗の最大値をどこまでにすればよいか、
教えていただけないでしょうか。
(予想では、OUTP, OUTN それぞれ 100mΩ 程度が上限値？)

よろしくお願い致します。

[Kato従業員]

ishi1126 様

お忙しい中、Ferrite Beadsの型番をご教示下さり、ありがとうございます。

Inductorよりも定格電流が高いFerrite Beadsをご使用頂いているということを理解致しました。

Kato

[ishi1126参加者]

2020年6月1日 9:10 PMの確認で使用したフェライトビーズおよびコンデンサは以下になります。

フェライトビーズ：MPZ2012S101A (4A, 0.02Ω, 100Ω@100MHz)
コンデンサ：GRM1882C1H102JA01D (1nF)