[uchidaK従業員]

ttkkttkk様

お世話になっております。

はい、可能と考えます。

下記Technical Reference Manualの952ページ8.1章～8.3章が参考になりますので、

ご確認いただければと思います。

uchidaK

[ottey従業員]

wtidesigner様

 

昨日の回答でご紹介したADELピンに固定電圧を印加する方法（Rabは13kΩに設定）について確認致しましたので、

追加で投稿致します。

 

まず、OUTA-OUTB(OUTC-OUTD)間のデッドタイムはRab（Rcd）の他にADELピンの電圧VADELによって調整することが可能です。

以前回答したKAの値を調整する方法では、ADELピンがCSピンと分圧抵抗を介して接続している場合の方法であるため、ADELピンの電圧VADELは、CSピンの電圧（CS）とADELピンの分圧抵抗によって決まります。（VADEL=CS×KA）

そのため、以下の式にてOUTA-OUTB間のデッドタイムを概算することが可能です。

なお、今回のようにADELピンをCSピンと分圧抵抗を介して接続せず、直接固定電圧（最大2Vが推奨）を印加することにより、CSピンの電圧に依らず、デッドタイムを調整することが可能です。

（ADELピンはCSピン同様、他からバイアスをかける等で電圧が変化しても、制御特性は変化致しません。）

上記の方法では、VADEL には直接固定電圧を印加するため、OUTAーOUTB間のデッドタイムは以下の式にて概算することが可能です。

※上記に記載している2つの式は、外部のドライバ回路やスイッチングの応答時間の遅延などの外部遅延は考慮されておりません。

 

以上、よろしくお願い致します。

お世話になります。
現在、OPA2376のDKGパッケージ (VSSOP)の採用を検討しております。

添付ファイルのように、OPA2376が放熱シートで埋まるような形を考えております。
当該条件において、IC天面から基板に向かって1.2 MPaの応力がかかります。(面積を鑑みると10.2 N)

そこで質問ですが、本パッケージの機械的強度を教えていただけないでしょうか。
当然、半田付け部分等、パッケージ以外のことを考える必要があるとは思いますが、まずはメーカ設計狙い値等教えていただけると幸いです。

Attachments:

1. 

   20200527-111914.jpg
   

度々お世話になっております
「#10260　GPIO設定について」
CPU1側で入力に設定したポートは
CPU2側で読込が可能と回答頂きました

使用権をCPU1、DIRを出力に設定したポートは
CPU2側でLow／Highを見ることは可能でしょうか？

[uchidaK従業員]

ttkkttkk様

 

お世話になっております。

下記について、確認いただけますでしょうか。

・CPU1のみで同じ設定を行った場合はCMPAは更新され、PWMは正常に出力されますでしょうか。

・CMPCTL レジスタのSHDWAMODE ビット を 1 に設定した状態でも、同様の現象は発生しますでしょうか。

また、ウィンドウはExpressionsではなく、Registersウィンドウ上でも念のため確認いただけますと幸いです。

以上、よろしくお願いいたします。

uchidaK

[wtidesigner参加者]

ご返信ありがとうございます。

軽負荷時ですからカレントトランスからの電圧　CS-voltageはほぼ０Vの状態。
他からバイアスをかけるしかありませんが、そうすると制御特性が変わってきてしまい
全評価がやり直しになりますが、それしか手がないという事ですね。

[ottey従業員]

wtidesigner様

ご投稿ありがとうございます。

お問い合わせ頂いた内容についてですが、
Rabの許容範囲の下限13kΩはICの長期信頼性、上限90kΩはノイズ感度を考慮して設定されており、
Rabを許容範囲（13kΩ〜90kΩ）から外れた値に設定することは推奨されておりません。
（上記についてはTIにも確認いたしました。）

また、デッドタイムを変更する方法としては、以下のデータシートp.19〜20に記載されているように
ADELピンに接続する抵抗値（RA, RAHI）を変更し、KAの値を調整する方法もございますので、
Rab＝13kΩに設定して頂き、後はKAの値を変更することによりOUTA-OUTB間のデッドタイムを調整して頂けますでしょうか。
https://www.ti.com/lit/ds/symlink/ucc28950.pdf?&ts=1590138684360

以上、よろしくお願い致します。

度々お世話になっております。
CPU2側でPWM4～6の設定を行っておりますが
PWM4のレジスタにCMPA等に値を代入しても
0から更新されないような現象がでており、PWMが出力されません。
( Expressionsでウォッチした値が0から変更されません。）

CPU1の初期設定にて
DevCfg.CPUSEL0.EPWM4 = 1 (CPU2で使う設定)
GPAMUXのPWM、GPADIR出力
GPACSEL1 (CPU2で使う設定)
は設定しております。

考えられる原因は何か回答頂けませんでしょうか。

[Polnaref従業員]

maida様

お問い合わせ頂きましてありがとう御座います。
>> 入力電圧のtyp値は、12Vを想定した場合の定数を記載されておりますでしょうか？
はい、御認識の通り、Vin=12V(Typ)での定数です。

今後とも宜しくお願い申し上げます。
Polnaref

　LMR33630のデータシート p21のtable2に記載されているIC部品定数と、
LMR33630のデータシートp31のtable3,table4に記載されている部品定数についての
質問です。
　table2,table3,table4は、出力電圧は3.3V,5Vの2パターン、スイッチング周波数は400kHz,1400kHz,2100kHzの
3パターンの組合せで電源IC周辺に必要な部品例を記載されておりますが、
入力電圧のtyp値は、12Vを想定した場合の定数を記載されておりますでしょうか？

DELAB端子の抵抗　Rabの許容範囲は、13kΩ～90kΩとなっています。
OUTA-OUTB間のデッドタイムを狭めたく、抵抗を13kΩ以下に設定をしたいのですがいくらまで可能でしょうか。
またこの抵抗値制限は何からくるものなのでしょうか。

軽負荷時の電源効率を上げるため、8.2kΩ～10kΩに設定希望です。　

[Polnaref従業員]

kitade様

ご連絡ありがとうございます、了解致しました。
ご検討頂いているTivaシリーズ MCUに関してご質問がございましたら、
本フォーラムの”マイコン”カテゴリーにお問い合わせください。

Polnaref

TLV1117の3.3V固定出力のICを使用予定なのですが
データシートの「Typical Application」にはADJ/GND端子に「Cadj」という
コンデンサが接続されているのですが固定出力時にこの「Cadj」は必要でしょうか？
固定出力のときADJ/GND端子は単にGND接続でよいという認識ですが間違っていますか？

[uchidaK従業員]

ttkkttkk様

 

ご連絡が遅くなり申し訳ございません。

記載いただいている内容自体は問題ないかと思います。

下記サンプルコードは動作しないということでしょうか？

動作は評価ボードで確認いただいておりますでしょうか？

C:\ti\c2000\C2000Ware_2_00_00_02\device_support\f2837xd\examples\dual\flash_programming\cpu01\flash_programming_cpu01.c

また、双方のサンプルコードの違いですが、”flash_programming_dcsm_cpu01″ は 名前の通りdcsm(dual core security module)を使用しております。

DCSMについての詳細は下記159ページから記載がございます。

https://www.tij.co.jp/jp/lit/ug/spruhm8i/spruhm8i.pdf?&ts=1589246105249

以上、参考になれば幸いです。

uchidaK

度々お世話になっております

F2837xDにおいて
Flash APIに書き込まれた関数を動かそうとしております
Cコード上にasmコマンドにて
asm( ” LCR #8000″ );
等でジャンプさせようと考えております

#8000の部分を変数にもつなどして可変の値とすることは可能でしょうか