[ET参加者]

ご回答くださりありがとうございます。

>そのため、システムに併せて電源IC(TPS62420)のEN2端子の電圧などの調整をお願いします。例えば、EN2の端子の電圧を変えて、EN2のスレッショルドをより高いところにもっていくなどです。
EN1,EN2端子の電圧を調節して、例えば、
3.3VはVcc=4Vで起動、1.2VはVcc=4.5Vで起動することで
3.3V<1.2Vの状態を回避するという理解で正しいでしょうか。
※添付図

この場合、起動電圧が異なりますが、
5.9.1.3 V DD Requirementsは満たせるものとして考えて良いでしょうか。
・V DDOSC and V DD must be powered on and off at the same time.
VDDOSC(3.3V)とVDD(1.2V)は同時にオン/オフしなければならない。
・V DDOSC should not be powered on when V DD is off.
VDD(1.2V)がオフの時、VDDOSC(3.3V)はオンすべきではない。

別のトピックで以前質問した際に、下記回答を頂いております。
>電源の立ち上がりタイミングにつきましては、特に明記はなく、
>5.9.1.2 VDDIO, VDDA, VDD3VFL, and VDDOSC Requirements、
>5.9.1.3 VDD Requirements
>に各電源が0.3Vに収まる、かつVDDはVDDIOより0.3Vを超えないことが記載されております。
>この範囲であれば、開始点は異なっていても問題はございません。
https://emb.macnica.co.jp/forums/topic/10450/
結局のところ、他の要件が満たせるのであれば
「同時にオン/オフ」は気にしなくてよいのでしょうか。

[Ge従業員]

ご返信ありがとうございます。

説明が不足しており申し訳ございません。保護ダイオードはあくまでも補助の目的で接続されており、ご認識の通り、負荷の状態によっては、シーケンスを守ることができない可能性が御座います。そのため、システムに併せて電源IC(TPS62420)のEN2端子の電圧などの調整をお願いします。例えば、EN2の端子の電圧を変えて、EN2のスレッショルドをより高いところにもっていくなどです。

> >「C:\ti\c2000\C2000Ware_3_01_00_00\boards\controlCARDs\TMDSCNCD28379D\R1_3」
> ローカルファイルへのパスとなっているため、
> ネットワークへのパスをご教示頂くか、ファイルをアップロードいただけると大変助かります。

こちらについても説明不足で申し訳ございません。以下のC2000wareをインストールいただく、上記のフォルダが展開されますので、こちらをご入手いただけますでしょうか。

C2000ware
http://www.tij.co.jp/tool/jp/C2000WARE

以上、宜しくお願い致します。

 

[ET参加者]

ご回答くださりありがとうございます。

>「C:\ti\c2000\C2000Ware_3_01_00_00\boards\controlCARDs\TMDSCNCD28379D\R1_3」
ローカルファイルへのパスとなっているため、
ネットワークへのパスをご教示頂くか、ファイルをアップロードいただけると大変助かります。

>保護ダイオード
品番確認できていないため、憶測で恐縮ですが、
どんなにVfが小さいダイオードでも電流値によっては0.3Vを超過するかと思います。
1.2V系に比して3.3V系の負荷が大きい場合は、3.3V系 < 1.2V系となり、
それなりの電流が流れることが考えられます。
この場合、0.3Vを超過する可能性があるかと思うのですが、
ご回答いただいた構成であれば問題ないでしょうか。

[Ge従業員]

お問い合わせいただきました電源回路ですが、ご認識いただいております通り、評価ボード(LaunchPad)の電源回路は保護ダイオード等がないため、3.3V、1.2Vのラインの負荷の状態によってはデータシートの規定を満たせない可能性が御座います。

尚、C2000wareの以下の回路であれば、データシートの規定を満たせると考えますので、こちらをご参照いただけますでしょうか。

C:\ti\c2000\C2000Ware_3_01_00_00\boards\controlCARDs\TMDSCNCD28379D\R1_3

こちらの回路では、電源IC(TPS62420)を使用し、5Vから3.3Vと1.2Vを出力しており、且つ3.3Vと1.2Vの間に保護ダイオードが接続されております。

以上、宜しくお願い致します。

 

[GC従業員]

Sonodera様

 

ご投稿ありがとうございます。

 

UVLO機能を使用しない場合、UVLO端子をIN端子へ、約1MΩ抵抗*を介して接続下さい。

*厳密には、UVLO端子の電流が60uA以下になるような抵抗をご選択下さい。

 

<データシート抜粋>

If the Undervoltage Lockout function is not needed, the UVLO terminal must be connected to the IN terminal with

a 1 MΩ resistor. UVLO pin is 5 V rated and this resistor limits the UVLO pin current to < 60 μA. The UVLO

terminal must not be left floating.

 

よろしくお願いします。

 

GC

5.9.1.1 Signal Pin Requirementsに下記要件が定められているかと思います。
Before powering the device, no voltage larger than 0.3 V above V DDIO can be applied to any digital pin,
and no voltage larger than 0.3 V above V DDA can be applied to any analog pin (including V REFHI ).

電源起動前にVDDIO＋0.3Vを超過する電圧を印加してはいけないという内容になっていますが、
電源遮断時は問題ないと考えて良いでしょうか。

例えばVDDIO供給源として電源A、VREFHI供給用に電源Bを用意したとします。
この時、電源A.Bの大元の電源が遮断された場合、電源A出力電圧が先に低下し、
電源B出力電圧 > 電源A出力電圧+0.3Vになることもあるかと思います。
仮に電源A,Bの出力間に保護用にダイオードを設けたとしても
順方向降下電圧は電流値に依存して増大するため、
完全な保護は難しいと考えられます。

「Before powering the device」に電源遮断時は含まない、と考えると
上記課題がなくなってありがたいのですが、いかがでしょうか。

また、5.9.1.3 V DD Requirementsに
During the ramp, V DD should be kept no more than 0.3 V above V DDIO .とありますが、
「During the ramp」はランプ立ち上がりの間であって、遮断時は含まないと考えて良いでしょうか。

[uchidaK従業員]

ttkkttkk様

下記はROMコードを参照するためのプロジェクトとなっておりますので、動作させることは想定しておりません。

F2837x_cpu01_bootROM_REVB
F2837x_cpu02_bootROM_REVB

(下記ディレクトリ内のxxx_boot.cなど、各種ペリフェラルブートのソースコードが確認できる意図で紹介しておりました。)

C2000Ware_x_xx_xx_xx\libraries\boot_rom\f2837xd\revB\rom_sources\F2837x_bootROM\cpu01-bootROM\source

実際に動作させる場合は、下記サンプルプロジェクトが参考になります。先にご案内できておらず申し訳ありません。

C2000Ware_x_xx_xx_xx\device_support\f2837xd\examples\dual\F2837xD_sci_flash_kernels

こちらは、SCIで受信したファームウェアをFlashにプログラムする内容が含まれております。　　　　　　　　　以上、よろしくお願いいたします。

uchidaK

[uchidaK従業員]

ttkkttkk様

お世話になっております。

Fapi_issueProgrammingCommandについては、あくまでFlashに対して書き込むAPIとなっております。Flash APIのリファレンスガイドに上記コマンドの説明もございますので、ご確認ください。

また、Flash APIのリファレンスガイドについては、Flashの書き込み、消去、Verifyに関するAPIのドキュメント、サンプルが記載されておりますので、Flashに書き込んだ命令を実行するような事例に関する記載はございません。

Flashに書き込みを行った後にはProgram Counterに書き込んだ命令の先頭アドレスを渡すような手法などが考えられますが、詳細は貴社にて仕様を決めていただく必要があります。

C2000ware下記ディレクトリでboot時の関連するファームウェアが用意されており、TRMの603ページにboot ROMに関する情報が記載されております。

C2000ware ：C2000Ware_x_xx_xx_xx\libraries\boot_rom\f2837xd\revB\rom_sources\F2837x_bootROM

TRM：http://www.tij.co.jp/jp/lit/ug/spruhm8i/spruhm8i.pdf

上記にはペリフェラルに接続した先からデバイスにファームウェアを受信し、受信したファームウェアを実行する過程も含まれるため、こちらの内容をご確認いただくことで、書き込み対象の命令データの開始アドレスの指定方法や、指定した開始アドレスへジャンプする方法などにおいて、仕様検討のヒントとなると考えております。

以上、参考になれば幸いです。

uchidaK

[Ge従業員]

ET様

ご質問の件、以下に回答します。

> ・いずれの誤差も偶然誤差として扱えると考えて良いでしょうか。
> それぞれの誤差は無相間とのことですので、
> 温度や個体による系統誤差ではなく、偶然誤差と考えて良いでしょうか。

偶然誤差として扱えると考えます。

> ・誤差の原因について
> 内部トランジスタの誤差や熱雑音による誤差などがあるかと思うのですが、
> 熱雑音による誤差が支配的なのでしょうか。

申し訳ございませんが、こちらについては情報が御座いませんでした。

> ・データシートの記載値と6σについて
> 各誤差は正規分布を仮定できるとのことですが、
> データシートの記載値が±Err LSBであった場合、
> ±Err LSBが±6σ区間になると考えて良いでしょうか。
> ※±Err LSB=±6σ区間を逸脱する確率は3.4ppm程度

ご認識のとおりとなります。
ADCの各誤差(Gain error、Offset error、DNL、INL )は6σの計算に基づき最小、最大のパラメータを設定しております。

以上、宜しくお願い致します。

度々お世話になっております
「F2837xD コア間でのプログラム」の箇所でまだ
分からない点があります

Fapi_issueProgrammingCommandがフラッシュへのプログラムロード部分になるとのことですが、
実際にプログラム（モジュール）のロードを行い
ロードを行った関数を呼び出すイメージができておりません

サンプル等はないかと思いますが、もしあるのであれば
頂けませんでしょうか

また、TMS320F2837xD Flash APIのリファレンスガイドで上記の参考になるページがあれば
教えて頂きたくお願いします。

[ET参加者]

ご回答くださりありがとうございます。

・いずれの誤差も偶然誤差として扱えると考えて良いでしょうか。
それぞれの誤差は無相間とのことですので、
温度や個体による系統誤差ではなく、偶然誤差と考えて良いでしょうか。

・誤差の原因について
内部トランジスタの誤差や熱雑音による誤差などがあるかと思うのですが、
熱雑音による誤差が支配的なのでしょうか。

・データシートの記載値と6σについて
各誤差は正規分布を仮定できるとのことですが、
データシートの記載値が±Err LSBであった場合、
±Err LSBが±6σ区間になると考えて良いでしょうか。
※±Err LSB=±6σ区間を逸脱する確率は3.4ppm程度

[yhatagishi参加者]

Undertale様

お世話になります。

DSのP23と全く同一の電圧検出で使っています。
バイアス電流キャンセル用のR3’を実装しているので、細かいことを申し上げますと、シングルエンドではないと考えています。

R4, R5の公差についてはかしこまりました。
R4, R5の公称値も教えていただくことは不可能でしょうか。R4は12.5 kOhmとあるので、R5が知りたいです。

理由ですが、誤差計算をする際に、バイアス電流や電圧オフセットの影響がどれほどあるのか見積もっているのですが、
R4, R5の値がわからないと計算ができない状況です。

SPICEモデルを見る限りでは、R4 = 11 kOhm, R5 = 22 kOhmなのですが、
DSにあるR4 = 12.5 kOhmとの整合もつかず、困惑しています。

[Undertale従業員]

yhatagishi様

お世話になっております。ご確認下さりありがとうございます。
”V”, “AINP”, “AINN”はそれぞれ、V=Vcm, AINP=VINP, AINN=VINNを指しております。
シングルエンドの入力インピーダンスはVINN=GND1の接続における入力(シングル入力)のインピーダンスになります。
差動入力インピーダンスは上記以外の入力インピーダンスになります。
現在ご検討頂いている回路構成は差動入力でしょうか、シングル入力でしょうか。

送付させて頂いた図は、このICの入力からは送付図のような形で等価回路が見える形となる
旨をお伝えしたくご送付致しました。
R4、R5にあたる抵抗は内部の初段アンプのフィードバック抵抗の概念図となり、
それらの抵抗値交差については公表されておりません。

何卒宜しくお願い致します。

Undertale

[yhatagishi参加者]

Undertale様

お世話になります。

ありがとうございます。
頂いた図の中で、”V”, “AINP”, “AINN”は何を指しているのでしょうか。
また、こちらのアンプにおける、差動入力インピーダンスとシングルエンドインピーダンスの定義を教えていただけますか。

[Ge従業員]

ET様

本件以下に回答致します。

> AD変換時にゲインエラーやオフセットにより誤差が発生するかと思います。
> このAD変換時の誤差は正規分布するのでしょうか。

AD変換時の誤差は正規分布致します。

> その場合、仮にAD変換で±10LSBの誤差を持つとして、
> 同じ電圧を100回サンプリングして平均すれば、
> 平均値の誤差は±1LSBになると考えて良いでしょうか。

ご認識のとおりとなります。
100回のサンプリングで平均化することで、誤差は1/10となります。

少し補足しますと、ADCのエラーには4つのエラー(ゲインエラー、オフセットエラー、INL、DNL)が御座います。
これらはそれぞれ正規分布するエラーとなり、それぞれ無相関となります。
そのため、複数回サンプリングをすることで、それぞれのエラーがs/sqrt(N)となります。
(sを正規分布の標準偏差、Nをサンプリング数とします。)

以上、宜しくお願い致します。