[Ge従業員]

C2000のソフトウェアはC2000ware以外Updateされておりませんので、開発の際にはC2000wareのソフトをご利用いただくのが良いと思います。尚、CPU2の起動方法については、C2000wareの以下のサンプルが参考になると思います。

C2000ware
http://www.tij.co.jp/tool/jp/C2000WARE

C:\ti\c2000\C2000Ware_2_00_00_02\device_support\f2837xd\examples\dual\blinky_dc

上記フォルダのCPU1側のコード(blinky_dc_cpu01.c)をご覧いただくと、以下の記述が御座います。

IPCBootCPU2(C1C2_BROM_BOOTMODE_BOOT_FROM_FLASH);

CPU2は起動後にwait modeでIPC割り込み待ち状態になっておりますので、CPU1からCPU2に対し、IPCでブートコマンドを送付する必要が御座います。
このコマンドの送付が上記のコードになりますので、こちらがCPU1側のプログラムに記述されていないと、スタンドアローンではCPU2がwait modeで待機し続けてしまいます。

以下にもう少し補足しますと、CPU2は起動後、OTPをプログラムしていないデフォルト状態(BOOTCTRL.OTP_KEY=0xFF)では、IPCの割り込み設定をし、WAIT BOOTで待機し続けます。

このWAIT BOOTのとき、CPU2のブートROMはC1TOC2IPC Commands Tableをサポートしますので、任意のコマンドを送付し、CPU2を起動することができます。

以下の資料にも記載が御座いますので、併せてご参照ください。

参照資料：TMS320F2837xD Dual-Core Delfino Microcontrollers Technical Reference Manual
http://www.ti.com/jp/lit/pdf/spruhm8
(p.615) Figure 4-7. CPU2 Standalone and Hibernate Boot Flow
(p.639) 4.10.8.2 CPU2 IPC Commands

以上、よろしくお願いいたします。

USB2.0 FullSpeed ラインのESD対策部品を探しています。 USB D+,D-,VBUSにTVS(東芝DF2B7AE)を
入れていますが、TPD2E001のESDクランプ波形が見当たりません。クランプ時間はどのスペックを見る
と分かりますか？
このTVSでESD試験を行ったところ、μCが10回連続放電でラッチアップしました。耐圧アップするには、
この後段に更にTPD2E001を入れると対策となるでしょうか？CMFも若干効果ありそうなので、この
組合せでもどうでしょうか？

現在、車載製品を開発中ですが、MCU処理速度向上のためRAM上でプログラムを実行することを検討しています。
但し、大電力のスイッチング・ノイズが多く、ビット変化を起こすRAM上のコード実行に不安もあります。
一般的な車載電力制御製品で、上記MCUの使用方法は問題ないと考えてよいのでしょうか？
難しい質問であることは理解しておりますが、何卒、貴社ご見解をお聞かせください。

[Ge従業員]

お問い合わせありがとうございます。

> CPU1側でCPU2側IPC17のフラグが立つのを待っている箇所があるのですが
> IPCを使うにあたって、本箇所は必ず必要となる部分でしょうか？

IPCを使うに当たっては、必須の部分では御座いません。
ただし今回のプログラムについては、CPU1からCPU2に対しIPCの割り込みを発行するのものになっております。
そのため、CPU1はCPU2のレジスタ設定(ICPの割り込み許可設定など)が完了したことを、このIPC17で確認し、
その後、CPU2に対し割り込みを発行する処理を取っております。

以上、よろしくお願いいたします。

[ttkkttkk参加者]

何度もすみません

CPU1側
//— Wait here until CPU2 is ready
while (IpcRegs.IPCSTS.bit.IPC17 == 0) ; // Wait for CPU2 to set IPC17
IpcRegs.IPCACK.bit.IPC17 = 1; // Acknowledge and clear IPC17

CPU2側
//— Let CPU1 know that CPU2 is ready
g_stRegsIpc.uIPCSET.stBit.unIPC17 = SET_BIT; // Set IPC17 to release CPU1

CPU1側でCPU2側IPC17のフラグが立つのを待っている箇所があるのですが
IPCを使うにあたって、本箇所は必ず必要となる部分でしょうか？

お世話になっております。
クロック出力をXCLKOUTにて出力させようと考えております

GPIO73のMUXで割り当て可能のようですが、
この出力を別のGPIOに割り当てることはできないのでしょうか？

[GC従業員]

VAB様

 

以下構成での制御は非推奨となります。

データシートP3の(3)に御座います通り、他モジュールとのInhibitピン接続は禁止されておりますが、

SW.1がOFF(オープン)の場合、IC.AとICBのInhibitピンが繋がった状態となってしまいます。

 

<データシートP3 (3)コメント抜粋>

Do not tie the inhibit pin to VI or to another module’s inhibit pin.

 

非推奨の理由は、inhibitピンはVIにプルアップされ駆動しておりますが、

これらの電圧が個別に管理される必要がある為でございます。

※以下メーカーからのコメントとなりますので、念のため記載させて頂きます。

 

<メーカーコメント>

The internal circuit which turns on each module is driven from each module’s own internal voltages.

These voltages must be kept separate.

 

上記背景から、1デバイスに対して、1個のSwitchで制御頂くことを推奨させて頂きます。

何卒よろしくお願いします。

 

GC

[umamiti従業員]

TKS18様

お世話になっております。
ご投稿いただきありがとうございます。

MSP430FR5922の電源端子につきましてつきましては、
前述されています通り、
各電源端子DVCC1~DVCC3/DCSS1~DVSS3ごとに設計することが推奨されております。

電源部分の設計に関しましては、型番は異なりますが、
性能の近い型番である「MSP430FR6989 LaunchPad」の回路図も、
合わせてご参考頂ければと思います。
MSP430FR6989 LaunchPad™ Development Kit User’s Guide

以上、よろしくお願い致します。

[VAB参加者]

仮に下記のような形で，2台(IC.A,B)のPTH04070WAHのInhibitピンを1つのスイッチ(SW.1)で制御しても問題ないでしょうか？

　　 <SW.1>
　　　 ━┻━
　　┏〇　　〇━━━┳━━<IC.A Inhibit>
　　┃　　　　　 ┃
　　┃　　　　 　┗━━<IC.B InhiBit>
　　┻
　 GND

[KJ従業員]

Akinobu様

申し訳ございません。
以下訂正致しますので、ご確認ください。

ADS1256 はSARではなく、ΔΣ型のADCですので、SAR型ほどREF電圧変動の頻度はございません。
バッファ回路を挿入する意味としてはSAR型同様です。

また、REF5025はバッファ内蔵のREFでしたので、外付けバッファなしの回路でも問題なく動作は
可能と考えます。データシート記載は出力バッファなしのREFを想定されています。

評価基板でバッファ回路を適用しているのは、REF5025の出力インピーダンスを
更に補うために構成していると思われます。

以上、宜しくお願い致します。
KJ

[KJ従業員]

Akinobu様

以下回答致します。

リファレンス電源(REF5045)は、低ノイズ・低ドリフトな高精度アンプです。
負荷が軽く、動きも遅い場合に極めて正確かつ安定した電圧を供給します。
しかしながら、SAR ADCのVrefピンは瞬間的に過渡電流の変動があります。
高分解能であればその影響を受け誤差が大きくなりますので、一般的に高速アンプを
バッファとして使用することにより負荷変動の影響を受けないようにしております。

上記説明の通りADS1256ご検討の際にはバッファ回路を使用しての構成を推奨致します。

こちらも参照ください。
http://www.tij.co.jp/jp/lit/ml/jajc236/jajc236.pdf

以上、宜しくお願い致します。
KJ

[Ge従業員]

ご返信有難うございます。

無事動作したとのことで安心いたしました。

尚、リアルタイムモードは、ブレークポイントなどでCPUを止めずに、リアルタイムに変数の更新が可能なモードになります。使い方の詳細については、以下のマニュアルのp.166に記載されておりますので、こちらをご参照いただけますでしょうか。

TMS320C2000:Piccolo MCUのソフトウェア開発入門
http://www.tij.co.jp/jp/lit/an/jaja230a/jaja230a.pdf
(p.166) 8.5 コードのデバッグ

以上、よろしくお願いいたします。

[umamiti従業員]

aikawa様

ご回答、ご確認いただきありがとうございます。

以下に、MSP430FR5739の評価ボードの回路図が記載されておりますので、
まずは評価ボードとの差異をご確認頂ければと思います。
MSP-EXP430FR5739 FRAM Experimenter Board User’s Guide

また以下の資料の「Figure 2-3」も合わせてご参照頂ければと思います。
MSP430 Hardware Tools User’s Guide (Rev. AE)

以上、よろしくお願い致します。

[aikawa参加者]

>②別の書き込みケーブルを使用し、
>別ボードに実装されたMSP430FR5739IRHARを、Spy Bi-wire経由で書き込めるかどうか。
上記、試したところ、書き込みできませんでした。
結線等を再確認致します。

[Ge従業員]

お問い合わせありがとうございます。

ControlSUITEのLab11_cpu01, Lab11_CPU02と御座いますが、
こちらは、F2837xD向けのWorkshop資料のLabになると思います。
弊社でもこちらのソフトを使用し動作確認をしてみました。

CPU2側のIPC1_ISRにブレークポイントを貼り、CPU1側を実行したところ、
CPU2側のIPC1_ISRのブレークポイントで問題なく停止いたしました。

そこで、以下についてご確認いただけますでしょうか。

・ リアルタイムデバッグモードは使用しておりますでしょうか。
リアルタイムデバッグモードはエミュレーションおよびデバッグアクセスがブロックされるため、ブレークポイントを使用するとエラーが出力されます。

・ リアルタイムデバッグモードを使用していない場合には、御社での動作確認手順の詳細をお教えいただけますでしょうか。

以上、よろしくお願いいたします。