[Nishie従業員]

maida様

お待たせして申し訳ございません。

TdacwaitはSynchronous modeの場合、LDACの立下りエッジから後続のLDACの立下りエッジまでの待機時間となります。

下の図の2番目の波形がLDACになります。

 

また、レジスタ設定において

5.LDACpinを20ns Low

から再度

1.アドレス0x14(or 0x15)に16bitのデータを設定

を行うまでの間に待機時間はどのくらい設けておりますでしょうか。

10.3.1.2.1 DAC Register Synchronous and Asynchronous Updatesの最後の行に記載されている「In both update modes a minimum wait time of 1 µs is required between DAC output updates.」につきまして、1us は 2.4usの誤記となります。

以上、宜しくお願いいたします。

Nishie

[maida参加者]

・現在弊社では電源起動後の初期設定として以下の様にレジスタ設定を行っていますが、
　以下のレジスタ設定の中で、CS High時間2.4usにWaitが必要なレジスタはどこになりますか？

1.アドレス0x03に0x0A04 // device power-down mode解除
2.アドレス0x0Bに0xAAAA // OUT7-4 ±10V設定
3.アドレス0x0Cに0xAAAA // OUT3-0 ±10V設定
4.アドレス0x06に0x0FF0 // LDAC trigger (synchronous mode)
5.アドレス0x14に0x8000 // OUT0 0V
6.アドレス0x15に0x8000 // OUT1 0V
7.アドレス0x16に0x8000 // OUT2 0V
8.アドレス0x17に0x8000 // OUT3 0V
9.アドレス0x18に0x8000 // OUT4 0V
10.アドレス0x19に0x8000 // OUT5 0V
11.アドレス0x1Aに0x8000 // OUT6 0V
12.アドレス0x1Bに0x8000 // OUT7 0V
13.アドレス0x0Eに0x0010 // register LDAC
14.アドレス0x09に0xF00F // power-down mode解除

・上記初期設定後は、使用するDACnレジスタ(0x14～0x1B番地)のみ設定し
　LDAC端子制御にて同時に設定値を反映するような使用方法としております。
　この様なLDAC端子制御に同期したDAC出力更新の場合でもDACnレジスタの
　CS High時間2.4usは必要となるのでしょうか？

• この返信は4 年、 5 ヶ月前に  maida さんが編集しました。

[maida参加者]

　ご回答ありがとうございました。
　追加で質問です。
　SYNCCONFIG Register(Offset = 06h)でsynchronous modeとasynchronous modeを選択できますが、
synchronous modeとasynchronous modeのどちらのモードでも
CH1のデータ設定後にCH3のデータ設定を行うまで、CSを2.4us以上Highにする必要がございますでしょうか？

[Nishie従業員]

maida様

お問い合わせ頂きありがとうございます。

Sequential DAC update wait timeは、CH毎にデータ書き込みを行う際の待機時間になります。

つまり、あるCHのデータレジスタに書き込みを行ってから、他のCHのデータレジスタに書き込みを行う場合の待機時間になります。

一方でBroadcast DAC update wait timeは、Broadcast modeにてデータ書き込みを行う際の待機時間になります。

Broadcast Registerにより1つのデータをレジスタに書き込み、複数のDACからそのデータを出力し、新たにデータを書き込みしたい場合の待機時間になります。

以上、宜しくお願いいたします。

Nishie

　DAC81408のデータシートにされております
Sequential DAC update wait timeと、Broadcast DAC update wait timeは、
何の時間か教えて下さい。
　Data Registerにデータを設定してから、次にData Registerにデータを設定するまでの
必要なwait時間でしょうか？

[HN従業員]

お問い合わせありがとうございます。
今回の型番 TMS320F28075の場合はレジスタとビットの名前が異なりまして、
RESCレジスタのWDRSnビットによってwatchdog起動後のリセット要因取得が可能と思われます。
(ご参考： マニュアルSPRUHM9の 3.3.5 Watchdog Reset (WDRS) )

CCSデバッガのRegisterウィンドウにおけるRESCレジスタの場所は、
もし「CpuSysRegs」というグループがあれば、そのグループ内をご確認いただければ幸いです。

• この返信は4 年、 8 ヶ月前に  HN さんが編集しました。
• この返信は4 年、 8 ヶ月前に  HN さんが編集しました。

[ikeda777参加者]

早速の回答ありがとうございます。

以下、確認事項の回答となります。ご確認お願いします。

> ・リンカーコマンドファイルは、デフォルトから変更されていますでしょうか
> →リンカーコマンドファイルは、プロジェクト内の.cmdファイルから確認することが出来ます。
変更なしです。プロジェクトを新規作成したものと一致してます。

> ・デバッガーのメモリマップは、デフォルトから変更されていますでしょうか
> →デフォルトでは無効になっております。デバック画面のメニューバー->Tools->On-chip Flashで開かれたWindow内のMemory Mapを選択することで確認方法出来ます。
Start: 0x0, End: 0xFFFFFFFFFFFFFFFF, Attributes: RAM
特に設定してません。

> ・デバイスに接続し、実際の0x081B0アドレスのデータをご確認頂けますでしょうか？
作成した関数をコールする際の引数の数値を変更し、FW のバイナリが意図通りに変化していることを確認してます。(バイナリの差分は1byteのみ)

> ・書き込みを行なうファームの中で、FRAM領域の書き込み保護機能を使用されていますでしょうか。
CCS General > FRWP は無効にしてます。

> ・新たにCCS Projectを作成(main関数のみのシンプルなものなど)し、書き込みが可能かお試し頂けますでしょうか？

新規プロジェクトを New CCS Project から Target を MSP430FR2355 とし、Compiler は TI v20.2.0.LTS を、Templates から Empty Project (with main.c) を選択して作成しました。
この FW を問題発生後のターゲットに CCS の Debug でロードしましたが、
`
MSP430: File Loader: Verification failed: Values at address 0x08000 do not match Please verify target memory and memory map.
MSP430: GEL: File: C:\(…省略…)\Empty.out: a data verification error occurred, file load failed.
`
となり、プログラム先頭から FRAM 更新が失敗するようです。

別の未使用ターゲットに対して、上記の新規プロジェクトの FW をロードすると、
`
MSP430: Error initializing emulator: A firmware update is required for the MSP430 Debug Interface (MSP-FET430UIF / MSP-FET / eZ-FET). Click the “Update” button to update the firmware and launch your debug session (this may require several update steps). DO NOT UNPLUG THE INTERFACE DURING THE UPDATE.
`
と初回 eZ-FET の更新が求められますが、もちろん問題なく FRAM 更新でき、プログラムを多少変更してからの FRAM 再更新もできてます。

また、問題が発生するプロジェクトは MSP430Ware から作成していたため、
再度 MSP430Ware 3.80.10.09 の Example Projects > 00_EMPTYPROJECT > emptyProject を Import してみましたが、こちらも問題なく FRAM 更新できてます。
(プロジェクトのプロパティ > CCS General で Variant を FR4133 から FR2355 に変更し、また、driverlib をコンパイルするために CCS Build > MSP430 Compiler > Processor Options で data model を small から large に変更してます)

> ・「BSL Password is error!」と表示された際のBSLの送信コマンドは、「RX Password」コマンドになりますでしょうか？

「BSL Password is error!」は RX Password コマンドで初期パスワードを送信した際に表示されておりました。
こちらはパスワードを一致させると後続の RX Data Block コマンドで FRAM を更新できることを確認しており、
また、TX Data Block で更新後の FRAM を取得できることも確認しております。BSL は問題なく動作してそうです。

問題発生後のターゲットに対してブレイクポイントの設定や、Register、Memory にアクセスすることは可能なため、単純に FRAM の更新ができなくなっているように見えます。
また、BSL でパスワード不一致させて初期化させた後は再度 FRAM の更新ができております。

以上、宜しくお願い致します。

[umamiti従業員]

nachan様

ご投稿いただきありがとうございます。

現在頂いている情報から考えられる要因としては、ご認識の通り、電源の瞬時降下が発生したことでCPUが暴走している可能性が高いと考えられます。
また、モーターと接続している端子(PORT1)や、RSTピンなどにノイズ等の影響を受けている可能性がございますので、合わせてご確認いただければと思います。

MSP430F5528の場合、データシートの「Figure 5-1. Maximum System Frequency」に、VCC電圧、コア電圧とMCLKの適正な範囲が以下のように定義されております。

MCLKの動作周波数は20MHz以上を使用されていますでしょうか。
20MHz以上で使用されている場合、VCCが2.4Vを下回った際にViolationが発生してしまうと、クロックの発振が不安定になり、プログラムカウンタが壊れるため、暴走することがあります。

対策方法の１つとしましては、内蔵されているPMM(Power Management Module and Supply Voltage Supervisor )機能を使用し、電源電圧を監視する方法がございます。
PMM内の、SVSHRVLによってしきい値を設け、VCCがSVSHRVLより下がると、PORを起こしてシステムをreset状態にして止める（Violation防止）ことができます。

以下のリンクより、PMM機能に関するまとめと、PMM機能を使用してVCCの監視・異常停止を実現する方法について、ドキュメントにて解説されておりますので、ご参考下さい。
○MSP430 F5/F6シリーズ　VCCのdrop検出などに使用できるPMM機能の解説

また、暴走時にRESETがかかっているとのことですが、リセットベクタレジスタ（SYSRSTIV）を確認しREST要因を判定することできるかと思います。
○ユーザーズ・ガイド「1.15.10 SYSRSTIV Register」を参照。

以上、よろしくお願いいたします。

BQ24770のIBATピン(バッテリ電流モニタ)の充電電流のモニタリングができません。
放電電流はモニタリング可能です。
充電時のIBATピンの出力はほぼ0mV(5mV～10mV)となります。
IBATピンの接続先は直接テスター(電圧計)となります。
0.8A充電で評価しております。

データシートにて
V(IBAT) = 20 × (V(SRP) – V(SRN)) for charge current,
との記載があり、充電電流のモニタリングも可能と読み取れます。

周辺部品の定数は下記となります。
電流検出抵抗(データシートP36:RSR):10mΩ
C8,C9,C10:0.1uF
R11:30kΩ
R11と並列にコンデンサ:100pF

IBATと関係のあるレジスタ設定は下記となります。
ADD:0x12H Charge Option 0
Bit[12] = 0b IDPM AUTO DISABLE
Bit[1] = 1b IDPM Enable

ADD:0x3BH Charge Option 1
Bit[11] = 1b IBAT Enable

ADD:0x38H Charge Option 2
Bit[6] = 1b IBAT OUTPUT SELECT

ADD:0x15H Max Charge Voltage Register
0x2EE0H

ADD:0x14H Charge Current Register
0x0400H

上記以外で必要な設計や設定、モニタリングできない理由等ございますでしょうか。

お手数をお掛けしますがご対応よろしくお願い致します。

[GC従業員]

yong様

 

1点訂正させて頂きたく。

内部・外部リファレンス共に2.5Vに対するばらつきがあるかと思いますが、

僅かな電圧差分でも、どの程度の電流が流れるかの推定が出来ない為、先に報告させて頂いた通り、

「CONFIG register Bit8を”1”に設定後、外部リファレンス電圧を印加するシーケンス」が推奨となります。

 

大変申し訳御座いませんが、何卒よろしくお願いします。

 

GC

• この返信は4 年、 10 ヶ月前に  GC さんが編集しました。

[GC従業員]

yong様

 

外部リファレンス電圧は何Vを想定されておりますのでしょうか？

Config RegisterのBit8はデフォルト0で、内部リファレンス電圧2.5V設定となっている為、

仮に外部リファレンス電圧が2.5V以上印加されている場合、外部から内部リファレンス回路へ不要な電流が流れ込む可能性がございます。

また、外部リファレンス電圧が2.5V(同電位)であれば、上記懸念はないと考えられますが、設計時にご留意頂けますと幸いです。

 

GC

[yong参加者]

GCさま

返信ありがとうございます。

端子に常時外部リファレンス電圧をつないでおいて、電源起動時に

Config Register の Bit8 を 1 にする方法だと問題がありますか？

ご確認お願いします。

[GC従業員]

Yong様

 

いつもお世話になっております。

ご投稿ありがとうございます。

 

ご認識通りで相違御座いません。

CONFIG register Bit8を”1”に設定後、外部リファレンス電圧を印加するシーケンスとして頂けますと幸いです。

 

GC

お世話になっています。
DAC80508はデフォルトでは内部リファレンスになっているようです。
外部リファレンスを使いたいのですが、どのように設定すれば良いでしょうか？

33ページの Config Register の Bit8 を 1 にすれば良いと考えました。

これで良いでしょうか？

電源を起動してから、ここのビットに1 を書き込むまでの間、内部リファレンスと外部リファレンスは衝突しないのでしょうか？

ご確認お願いします。

[umamiti従業員]

こちらこそ、型番のご回答頂きありがとうございます。

＞使用しているデバイスはMSP430FR5949です。
＞上記の例で
＞PxDIR = 0
＞PxREN = 1
＞PcOUT = 1
＞だと入力プルアップですが、出力プルアップにすることは可能でしょうか？

→PxRENにつきましては、出力プルアップに設定することは出来ません。
PxDIR＝1の場合は、内部プルアップ/プルダウン機能は無効となります。

こちらは、MSP430FR58xx, MSP430FR59xx, and MSP430FR6xx Family User’s Guideの
「12.2.4 Pullup or Pulldown Resistor Enable Registers (PxREN)」をご参照下さい。

以上、よろしくお願いいたします。