[uchidaK従業員]

ttkkttkk様

 

お世話になっております。

下記について、確認いただけますでしょうか。

・CPU1のみで同じ設定を行った場合はCMPAは更新され、PWMは正常に出力されますでしょうか。

・CMPCTL レジスタのSHDWAMODE ビット を 1 に設定した状態でも、同様の現象は発生しますでしょうか。

また、ウィンドウはExpressionsではなく、Registersウィンドウ上でも念のため確認いただけますと幸いです。

以上、よろしくお願いいたします。

uchidaK

[Yojiro従業員]

ttkkttkkさん

お問い合わせありがとうございます。

ご指摘の動作（受信波形をそのまま送信している現象）につきましては、SPI通信の仕様通りの動作と考えます。

SPIのデータの流れですが、Technical Reference Manual (SPRUHM8)の”Figure 18-4″および”Figure 18-6″、「18.3.3 Slave Mode」をご確認ください。

まず、スレーブモードにおけるSPIの送信データですが、Shift Register(SPIDAT)に格納されているデータがSPICLKに合わせてSPISOMIへシフトアウトします。SPIDATへは、SPISIMOからSPICLKに合わせてシフトインされます。

CPUからSPIDATまたはSPITXBUFへの書き込みを行わない場合は、SPIDATは常にSPISIMOの入力を転送いたします。SPIDATまたはSPITXBUFへ書き込みがありますと、SPISIMOからシフトインされたデータは、書き込まれたデータで上書きされます。

つまり、スレーブ側で送信するデータがない場合、明示的にSPIDATまたはSPITXBUFへダミーデータの書き込みを行わないと、受信波形をそのままSOMIへ出力いたします。
SPI通信は、デイジーチェーンを想定して設計されておりますので、このようなデータの流れになります。

SPICCRのSPILBKビットにつきましては、セルフテストのための設定で、このループバックとはSPISOMIとSPISIMOを折り返すことで、送信したデータをそのまま受信させ、SPI通信機能に問題がないことを確認する設定になります。通常時はループバックはDisableでご利用いただきます。

ご確認のほど、よろしくお願いいたします。

＝＝＝＝＝
この回答でご解決いただけましたら、右上の「最もいい回答」ボタンのクリックをお願いいたします。

[Kato従業員]

ishi1126 様

Register 86の「LEFT_LOP/M Power Status」に関しましてはご指摘の通り、
Status Registerではなく、Control Registerであり、R/Wになります。
正しいStatus RegisterはRegister 94の「LEFT_LOP/M Power Status」です。
Data Sheetの改版が遅れており、申し訳ございません。

Kato

[ishi1126参加者]

続けて申し訳御座いません。
下記の件についてメーカー様にご確認頂けないでしょうか。

状況として、すでにTLV320AIC3109-Q1を搭載した基板をデバッグしており、
DACは動くようになったのですが、ADCの動作に問題がある状況です。

データシートのReservedを書き換えることで波形が改善している状況で、
メーカー様にReservedなど書き換える必要のあるレジスタを確認したいです。
(2020年3月27日の返信の通り、Read Onlyを書き換えることで改善しているため、データシートの記載ミスなどを疑っております)

添付の『波形1』は正常なSIN波をMIC1P/LINE1PとMIC1M/LINE1Mに入力し、
DOUTとDINをループバックし、LEFT_LOPから出力した波形になります。
画像の通り、Reservedを書き換える前は長期間、歪みが発生しております。

添付の『波形2』は評価基板を参考にReservedのRegister 22を0x78⇒Ox84とすることである程度改善しました。
ただし、それでも約216ms周期で歪みが発生します。

『波形3』は『波形2』の拡大になります

お手数ですが、ご確認のほど宜しくお願い致します。

Attachments:

1. 

   203c6bfb3fbb00fd1783af2cc1f11b59.png
   

2. 

   660e54c451a4170bd14d0e83b3f01298.png
   

3. 

   4a41e4063d16491b5e935a86409de21e.png
   

[ishi1126参加者]

ご回答頂き有難う御座います。

いろいろ試した結果動くようになりました。

なお、データシートのP74のRegister 86にて、
LEFT_LOP/M Power StatusがRead Onlyになっていますが、
評価基板を参考に’1’を書きこむことで動作しました。

恐らく、『R』ではなく『R/W』かと思います。

[Kato従業員]

ishi1126 様

お問い合わせ頂きましたTLV320AIC3109-Q1のRegister設定に関しまして
対象の製品はAudio Codecになりますので、ご使用の目的に応じて
適切な設定が必要になります。
そのため、AEC-Q100には対応しておりませんが、評価Boardと専用GUIが
用意されておりますので、そちらをご活用頂くことを推奨致します。
あいにく弊社にこの評価Boardがなく、ご提供頂きましたたRegister設定を
実機で確認することが出来ません。

TLV320AIC3109-Q1 Evaluation Module and USB Motherboard
http://www.ti.com/tool/TLV320AIC3109EVM-K

Page 0のRegister 0でPageの選択を行いますので、誤って異なるPageで
Read/Writeすることがないように現在のPage確認を推奨しております。

Kato

TI製TLV320AIC3109-Q1のレジスタ設定について、
以下のように設定していますが、問題無いかご確認頂けないでしょうか。

通信時の波形を添付致します。
回路図も添付致します。

また、Register 0にアクセスした後にreadが推奨されていますが、
readしないで続けてアクセスすることは可能でしょうか。

以下の設定としています。

・DSPモード
・Fs(ref)=48KHz
・FS=8KHz
・MCLK=2.048MHz
・TDM Offset = 1
・Right Channel = all’0′
・256クロックモード
・Left Justified

【レジスタ設定 Page0のみ】
————————————————————
Register 書き込みデータ
3～0 91 AA 00 00
7～4 08 00 00 C0
11～8 01 00 40 00
15～12 00 00 00 00
19～16 84 FF FF 80
23～20 78 78 08 78
27～24 02 00 00 78
31～28 00 FE 00 C0
35～32 00 00 00 80
39～36 00 00 80 00
43～40 00 64 00 00
47～44 00 00 00 80
51～48 04 00 00 00
55～52 00 00 00 00
59～56 00 04 00 00
63～60 00 00 00 00
67～64 00 00 04 00
71～68 00 00 00 00
75～72 00 00 00 04
79～76 00 00 00 00
83～80 00 80 00 00
87～84 00 08 00 00
91～88 00 00 00 00
95～92 00 00 00 00
99～96 00 00 00 00
103～100 00 02 00 00
107～104 00 00 00 00
111～108 00 00 00 00
115～112 00 00 00 00
119～116 00 00 00 00
123～120 00 00 00 00
127～124 00 00 00 00
————————————————————

Attachments:

1. 

   91cd615e3c353fca294d37f4ef46e1a6.png
   

2. 

   scope_1.png
   

[maida参加者]

追加で質問です。
Iout,targetを5mAに設定する場合のRextの抵抗値とIREF-Output Gain Control Register(1Ch)
の設定を教えて頂けないでしょうか？
また、Iout,targetを4mAに設定することは、可能でしょうか？
可能な場合、Rextの抵抗値とIREF-Output Gain Control Register(1Ch)
の設定を教えて頂けないでしょうか？

[akinobu参加者]

起動時から入力電圧が矩形波になるまでずっとA/D Control Register (Address 02h)を読み取ったのですがbit7～bit0はずっと0でした。

[KJ従業員]

akinobu様

ご確認頂きたい点が2点ございます。

・SDCS(入力の短絡、断線検出回路)が働いている可能性があります。
矩形波が出てくる際に、A/D Control Register (Address 02h)を
読み取って頂けますでしょうか。

・MUXを停止して、単一チャンネルで現象がでるか否かを確認お願いします。
MUXスイッチが入力信号になんらかの影響を与えているかの切り分けをさせてください。

以上、宜しくお願い致します。
KJ

[ttkkttkk参加者]

上記サンプルとは異なりますが、
ControlSUITEのLab11_cpu01, Lab11_CPU02をContrlCARDにダウンロードし評価を行っております

割込みが入るかどうかを確かめるため
IPC1_ISRの先頭にてブレイクポイントを張りましたが、
以下のエラーが発生します。

Trouble Reading Register PC:
(Error -1142 @ 0x0)
Device blocked debug access because it is currently executing non-debuggable code. Choose ‘Rude Retry’ to disable polite mode and force the operation.
(Emulation package 8.0.27.9)

CPU間の割込み等はLEDで確認するしかないのでしょうか？

お世話になります。データシート(SNAS734C –JULY 2017–REVISED NOVEMBER 2018)の記載に関して 質問させてください。
P84 8.6.1.53 CHX_CTRL2 Register (Address = 3Dh)の Bit=4 をそれぞれ “0h =IOD1” と “1h =direct” にした場合の接続 (Figure 17の様なブロック図)を ご教示ください。”0h =IOD1″ の場合は 8.6.1.29 CH1_CTRL2 Register (Address = 25h) の Bit15-14 で選択した “IOD への入力clock” になると推測していますが 正しいでしょうか。

• このトピックは astro383が5 年、 7 ヶ月前に変更しました。

[Yojiro従業員]

ttkkttkkさん

まずはじめに、先日の回答で誤りがありましたので、訂正させていただきます。

ITRAPの発生時は、スタックにReturn Addressとして発生時のプログラムカウンタが保存されています。
SPが偶数の場合はSP+2, SPが奇数の場合はSP+3のスタックに保存されていますので、Disassemblyなどで解析することで発生理由が明確になることがあります。

C2000では、スタックはアドレスを加算する方向に積まれます。そのため、ISRからReturn Addressを確認する場合は、SPから減算（SP-2またはSP-3）することになります。実際には、ISRハンドラの内容によっては、CPUレジスタの退避も行われますので、SP-8またはSP-9になることもあります。

SPの内容につきましては、Registersビューの「Core Registers」にて確認いただけます。
また、Memoryビューのアドレス入力欄に”SP”と入力いただくことで、その時点のスタックを表示することができます。

 

ご確認のほど、よろしくお願いいたします。

[GC従業員]

Atlus様

 

ご連絡ありがとうございます。

 

御社ご認識で相違御座いません。

INTREF_DIS=1(無効)の場合、内部リファレンス電圧4.096VはREFIOピンに出力されず、REFIOピンは入力となります。

詳細はデータシートP31の「7.3.7.2 External Reference」、および「Figure 60」をご参照頂けますと幸いです。

 

[データシート抜粋]

In order to select the external reference mode, the INTREF_DIS bit of the RANGE_SEL_REG

register must be programmed to logic 1. In this mode, an external 4.096-V reference must be applied at the

REFIO pin, which functions as an input.

 

何卒よろしくお願いします。

 

GC

[ttkkttkk参加者]

回答ありがとうございます。
cmdファイルは以下のように変更しております。

PAGE 0 : /* Program Memory */
/* Program Space */
RAMLS0_5 : origin = 0x008000, length = 0x003000 /* Ram for Program */

RAMM0 : origin = 0x000122, length = 0x0002DE
RAMD0 : origin = 0x00B000, length = 0x000800

/* BootROM Vector */
RESET : origin = 0x3FFFC0, length = 0x000002 /* Reset Vector */

/* Flash Rom */
BEGIN : origin = 0x080000, length = 0x000002 /* Program Start(Boot to FLASH) */
FLASHA : origin = 0x080002, length = 0x001FFE /* Flash Rom */
FLASHB : origin = 0x082000, length = 0x002000 /* Flash Rom */
FLASHC : origin = 0x084000, length = 0x002000 /* Flash Rom */
FLASHD : origin = 0x086000, length = 0x002000 /* Flash Rom */
FLASHEF : origin = 0x088000, length = 0x00FFFE /* Flash Rom */
FLASHEF_SUM : origin = 0x097FFE, length = 0x000002 /* Flash Rom Sum */
FLASHG : origin = 0x098000, length = 0x008000 /* Flash Rom */
FLASHH : origin = 0x0A0000, length = 0x008000 /* Flash Rom */
FLASHI : origin = 0x0A8000, length = 0x008000 /* Flash Rom */
FLASHJ : origin = 0x0B0000, length = 0x008000 /* Flash Rom */
FLASHK : origin = 0x0B8000, length = 0x002000 /* Flash Rom */
FLASHL : origin = 0x0BA000, length = 0x002000 /* Flash Rom */
FLASHM : origin = 0x0BC000, length = 0x002000 /* Flash Rom */
FLASHN : origin = 0x0BE000, length = 0x002000 /* Flash Rom */

中略

ramfuncs_epwm7_isr
: LOAD = FLASHC,
RUN = RAMLS0_5,
LOAD_START( _RamfuncsLoadStart_epwm7_isr ),
LOAD_END( _RamfuncsLoadEnd_epwm7_isr ),
RUN_START( _RamfuncsRunStart_epwm7_isr ),
PAGE = 0

コピー元はFLASHの定義でも試しております。（同じ現象となります）
マップファイルよりコピー処理の部分を抜粋します
ramfuncs_epwm7_isr
* 0 00084000 0000004c RUN ADDR = 00008000
00084000 0000004c Interrupt.obj (ramfuncs_epwm7_isr:retain)

ramfuncs_InitSetRegisterFlash
* 0 0008404c 00000015 RUN ADDR = 0000804c
0008404c 00000015 Initial.obj (ramfuncs_InitSetRegisterFlash)

ramfuncs_CtrlMainLoop
* 0 00084061 00000001 RUN ADDR = 00008061
00084061 00000001 MainLoop.obj (ramfuncs_CtrlMainLoop)

上記の3モジュールのコピーだけであればESTOP0停止なし

ramfuncs_ReadEEPROM
* 0 00084000 00000089 RUN ADDR = 00008000
00084000 00000089 MainLoop.obj (ramfuncs_ReadEEPROM)

ramfuncs_epwm7_isr
* 0 00084089 0000004c RUN ADDR = 00008089
00084089 0000004c Interrupt.obj (ramfuncs_epwm7_isr:retain)

ramfuncs_InitSetRegisterFlash
* 0 000840d5 00000015 RUN ADDR = 000080d5
000840d5 00000015 Initial.obj (ramfuncs_InitSetRegisterFlash)

ramfuncs_CtrlMainLoop
* 0 000840ea 00000001 RUN ADDR = 000080ea
000840ea 00000001 MainLoop.obj (ramfuncs_CtrlMainLoop)

上記の4モジュールにすると、ESTOP0停止が発生
追加されているのは、一番上のモジュールです。
申し訳ございませんが、何かわかる点はないでしょうか