お世話になります。データシート(SNAS489K –MARCH 2011–REVISED DECEMBER 2014) の記載に関して ご教⽰ください。
P65 8.6.3.2.2 CLKoutX_Y_ADLY
These registers control the analog delay of the clock group CLKoutX_Y. Adding analog delay to the output will
increase the noise floor of the output.
上記に noise floor が増加すると記載があります。相対値で構いませんので情報を頂けますでしょうか。
PLL2の fvcoを使い遅延させる事から PLL2の特性に関係するのではと予想しております。

[UNA従業員]

kkk様

サンプルコードでは、下記コード部分にてFLLの初期化を行っています。

＝＝＝＝＝＝＝＝
// Initialize DCO to 12MHz
__bis_SR_register(SCG0); // Disable the FLL control loop
UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
UCSCTL1 = DCORSEL_5; // Select DCO range 24MHz operation
UCSCTL2 = FLLD_1 + 374; // Set DCO Multiplier for 12MHz
// (N + 1) * FLLRef = Fdco
// (374 + 1) * 32768 = 12MHz
// Set FLL Div = fDCOCLK/2

__bic_SR_register(SCG0); // Enable the FLL control loop
＝＝＝＝＝＝＝＝

以上、宜しくお願いします。
H.U

[astro383参加者]

ご確認有難うございました。大変ご面倒をおかけしました。
LMK03328 データシート (SNAS668D) の ｢P85 10.6.6 PINMODE_SW Register; R8｣ に GPIO3=MID, GPIO2=MID の組合せが漏れいるとの事で承知しました。また レジスタ初期(Register Default) とする場合には ｢HW_SW_CTRL =Low (Soft Pin Mode)、GPIO2 =GPIO3 =VIM(0.9V) とする｣ として認識させていただきました。

[Kawai従業員]

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

＞1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか？
＞　　＞いいえ、別途基板を製作し、そちらでの症状です。

【回答】
TI社評価ボードにて動作をご確認頂くことは可能でしょうか？
弊社では、ご指摘の症状が確認できておりません。

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

＞2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
＞　　ツール上でのReadback設定は正しくできておりますでしょうか？
＞　　＞Readback設定とはTICS-Pro上どこになるのでしょうか？
＞　　　”Raw Registers”内のREADになるのでしょうか？

【回答】
レジスタのReadは、Raw Registersタブ内にて
「Read」または「Read All」から実施しますが、
SPIの設定をUSB2ANYの設定に合わせるため、4-wire SPI modeへの変更が必要です。

“LMK04828B/LMK04826B-EVMでの操作例” となりますが、下記設定により、
3-wire SPI のDisable　と　PLL2_LD端子をMISO（SPI Readback）として
切り替えることで、TICS-ProのRaw Register タブ上でのReadができるようになります。

R0x0[4] = “1”     //Disable SPI 3-wire mode
R0x16E = “0011 1011”     //PLL2_LD_MUX=SPI_Readback, PLL2_LD_TYPE=Output(push-pull)

＊この設定適用により、PLL2_LD端子機能を変更しておりますので、
Readbackを有効にすると、PLL2のLock StatusがLED D4で確認できなくなります。

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

(3)　>正しい値がReadできるクライテリアは、
①2度Readすること
②時間を空けること
①②どちらでもない。
全てのレジスタを設定している中で、何処かのレジスタが設定された段階で
値が反映されているのではと考えている。

【回答】
弊社では、ご指摘の症状が確認できておりません。

アドレス0x106　以外に本症状が確認できたレジスタがあるのでしたら、
調査致しますがメーカーからもそのような問題情報はございませんでした。

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

以上、宜しくお願い致します。

 

• この返信は6 年前に  Kawai さんが編集しました。

[MKT参加者]

ご連絡ありがとうございます。

取り急ぎ、VCXOとフィルター乗数を変更したところ、
入出力のLOCKは確認できました。
色々とご教授して頂きありがとうございます。

ご質問に関して下記に回答いたします。

1). 本事象は、TI社のEVB(評価ボード)とGUI(TICS-Pro)をご使用時に確認できた症状でしょうか？
　　＞いいえ、別途基板を製作し、そちらでの症状です。

2). TICS-Proをご使用の場合、初期状態では、Readbackができませんが、
　　ツール上でのReadback設定は正しくできておりますでしょうか？
　　＞Readback設定とはTICS-Pro上どこになるのでしょうか？　
　　　”Raw Registers”内のREADになるのでしょうか？
　　
3). 正しい値がReadできるクライテリアは、2度Readすることでしょうか？
それとも、時間を空けることが重要でしょうか？
値をWrite後、時間をあければ、初回ReadでWriteした値が読めますか？

　>正しい値がReadできるクライテリアは、
　　①2度Readすること
　　②時間を空けること
　　①②どちらでもない。
　　　全てのレジスタを設定している中で、何処かのレジスタが設定された段階で
　　　値が反映されているのではと考えている。

お手数をお掛けいたしますが、ご確認の程、よろしくお願い致します。

[kkk参加者]

Resource Explorerが起動できなかったため遅くなりましたが、ご紹介いただいたサンプルコードを確認しました。
下記サンプルコードではSCG0によってFLLを再起動していますがDISMODをセットしていないため、DCOモジュレータを再起動していないと思います。

// Initialize DCO to 12MHz
__bis_SR_register(SCG0); // Disable the FLL control loop
UCSCTL0 = 0x0000; // Set lowest possible DCOx, MODx
UCSCTL1 = DCORSEL_5; // Select DCO range 24MHz operation
UCSCTL2 = FLLD_1 + 374; // Set DCO Multiplier for 12MHz
// (N + 1) * FLLRef = Fdco
// (374 + 1) * 32768 = 12MHz
// Set FLL Div = fDCOCLK/2
__bic_SR_register(SCG0); // Enable the FLL control loop

オシレータ障害発生後に消費電流が増加したソフトの動作モードはアクティブモードとLPM3モードを交互に繰り返すことで、FLLをイネーブル/ディスエーブルに切り替えて再起動（DCOはイネーブルのまま）しましたが、消費電流がオシレータ障害発生前の数値に戻ることはありませんでした。
DCOモジュレータの再起動によって消費電流がオシレータ障害発生前の数値に戻ることは確認できましたので、DCOモジュレータがオシレータ障害発生後の消費電流増加の原因と考えていますが、そのようなことは無いのでしょうか？

[astro383参加者]

ご回答有難うございました。お手数ですが 正しく認識できているかの確認をお願いします。
『EMVのデータシート(snau184–August 2015) p.13 Table.3』に記載の『GPIO3=MID, GPIO2=MID』という組合せの設定値は存在せず、『GPIO3=OPEN(Floating), GPIO2=OPEN(Floating)』として hardware register default Settingにて起動となると解釈しましたが正しいでしょうか。

[Kawai従業員]

ご質問に回答致します。

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
【ご質問】
◆データシートp.13 Table.3
GPIO3=MID, GPIO2=MID (DEVICE MODE/PAGE SELECT =Register Default Mode)を選択する場合、どの様な使い方を想定されていますか。部品データシート(snas668d)の 10.6.6 PINMODE_SW Register; R8 に GPIO3=MID, GPIO2=MID の組合せが記載されていないため 確認となります。

【回答】
デバイスのレジスタ初期値で起動する場合、GPIO2=OPEN, GPIO3=OPENとします。
「Floating」が正しい記載となります。

LMK03328 データシート (SNAS668D) P.32 の 10.3.2.2項 をご参考ください

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
【ご質問】
◆データシートp.7 (3 Modes of Operation の 3. Register Default Mode)
Loads all registers from the register default setting. とありますが、これは R+番号 として 本部品で定義されている全てを指すものでしょうか。仮に認識が正しい場合には EEPROM上書き(格納値更新)実行用の registerも含まれ 意図しない格納値の更新が発生してしまうと考えます。その様なトラブルを避ける意味で該当する全Registerを教えていただけますでしょか。

【回答】
データシート（SNAS688D）P.53をご参照ください。
デバイス内部にはRegister, ROM, EEPROMがございます。
デバイスは、Registerの設定情報を元に動作しており、
このレジスタ設定情報一覧をROMまたはEEPROMから起動時に呼び出すことが可能です。
（SRAMはEEPROMへレジスタ設定情報を保存するさいに使用するメモリです）

初期起動状態は以下の3通りとなります。

1). ROMからの起動（Hard Pin Mode）
⇒ 予めプログラムされたレジスタ情報を64通りの中から選択起動
2). EEPROMからの起動（Soft Pin Mode）
⇒ ユーザーが使用したいレジスタ情報を6通り保存でき、その中から選択起動
3). データシートに記載されたレジスタマップの初期値で起動（Soft Pin Mode）

＊レジスタの情報すべてが、ROM/EEPROMの情報を元に上書きされます。

尚、いずれのケースで起動した場合でも、
後からFPGA/MCU等からI2Cアクセスでレジスタ設定を変更することが可能です。

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

以上、宜しくお願い致します。

[4ug従業員]

maida様

ご投稿ありがとうございます。
ご連絡が遅くなり大変申し訳ございません。
ご質問頂いた内容に回答致します。ご確認下さい。

DAC8771のover-rangeとは、
Output Currentが0 mA – 20 mA; 4 mA – 20 mA; ±24 mA
Output Voltageが0 V – 6 V; 0 V – 12 V; ±6 V; ±12 Vのレンジで
Configuration DAC Register (address = 0x04) [reset = 0x0000]の
bit[3:0]のRENGE[3:0]で設定できますでしょうか?
【回答】
はい、Output Current / Output Valtageは、0x04のbit[3:0]で設定することができます。

また、Buck-Boost Converterをenableに設定し、
over-rangeで出力することは、可能でしょうか?
【回答】
はい、Buck-Boost電圧がover-range電圧以上であれば出力することは可能かと思われます。
どの電圧設定以上が適切であるかUSに確認を行っておりますのでお待ち下さい。

以上、よろしくお願い致します。

4ug

DAC8771のover-rangeとは、
Output Currentが0 mA – 20 mA; 4 mA – 20 mA; ±24 mA
Output Voltageが0 V – 6 V; 0 V – 12 V; ±6 V; ±12 Vのレンジで
Configuration DAC Register (address = 0x04) [reset = 0x0000]の
bit[3:0]のRENGE[3:0]で設定できますでしょうか?
また、Buck-Boost Converterをenableに設定し、
over-rangeで出力することは、可能でしょうか?
2019/4/23までに回答頂けると助かります。

[Yojiro従業員]

satoshiさん

BORの無効化はどのようにすればよいのでしょうか。

VMONCTLレジスタを直接アドレス参照で変更いただくことで、VMONCTLレジスタへアクセスすることができます。

*(Uint16 *)(0x0005D700 + 0x70) = 0x10;

 

あるいは、f28004x_analogsubsys.hを修正いただき、struct ANALOG_SUBSYS_REGS にVMONCTLレジスタを追加頂く方法もございます。

• VMONCTLレジスタのビット定義

struct VMONCTL_BITS { // bits description
Uint16 rsvd1:8;               // 7:0 Reserved
Uint16 BORLVMONDIS:1; // 8 BORL disable on VDDIO.
Uint16 rsvd2:7;               // 15:9 Reserved
};

union VMONCTL_REG {
Uint16 all;
struct VMONCTL_BITS bit;
};

• struct ANALOG_SUBSYS_REGSへの追加

struct ANALOG_SUBSYS_REGS {
：
union ANAREFCTL_REG ANAREFCTL; // Analog Reference Control Register
Uint16 rsvd4[15]; // Reserved
：

↓（太文字の箇所を追加・変更してください）

struct ANALOG_SUBSYS_REGS {
：
union ANAREFCTL_REG ANAREFCTL; // Analog Reference Control Register
union VMONCTL_REG  VMONCTL;  // Voltage Monitor Control Register
Uint16 rsvd4[14]; // Reserved
：

レジスタビューでは参照することができませんが、Expressionsビューでアナログサブシステムレジスタ（AnalogSubsysRegs）を設定することで、レジスタ設定値を参照可能になります。
Expressionsビュー内の「Add new expression」をクリックの上、”AnalogSubsysRegs”と入力いただくことで、参照できますので、お試しください。

 

以上、ご確認のほど、よろしくお願いいたします。

大変お世話になっております。

現在、XDS100V2とCCS8.2を使用してソフト書き込み・デバックを進めておりますが、
昨日、急にソフト書き込み・デバッグができなくなってしまいました。
ＰＣの再起動で再びソフト書き込み・デバックができるようになりましたが、
本日、再度同様の現象が起きており、再起動でも問題が解消しません。

エラー内容は以下の通りとなります。
配線を確認しておりますが、特に問題ありませんでした。
お手数ですが、対処方法についてご教示願います。

C28xx: Trouble Halting Target CPU: (Error -1135 @ 0x0) The debug probe reported an error. Confirm debug probe configuration and connections, reset the debug probe, and retry the operation. (Emulation package 8.0.27.9)
C28xx: Error: (Error -1135 @ 0x0) The debug probe reported an error. Confirm debug probe configuration and connections, reset the debug probe, and retry the operation. (Emulation package 8.0.27.9)
C28xx: Unable to determine target status after 20 attempts
C28xx: Failed to remove the debug state from the target before disconnecting. There may still be breakpoint op-codes embedded in program memory. It is recommended that you reset the emulator before you connect and reload your program before you continue debugging
C28xx: GEL: Error while executing OnTargetConnect(): Could not read register ST1: target is not connected
at (ST1&~(0x0100)) [f28027.gel:283]
at C28x_Mode() [f28027.gel:80]
at OnTargetConnect()

• このトピックは amatsu1が6 年前に変更しました。

[astro383参加者]

ご回答の内容にて疑問2点が解消されました。有難うございます。ご回答を受けて LMK03328のEVMのデータシート(snau184–August 2015)の内容に関して 追加でご教示ください。
◆データシートp.13 Table.3
GPIO3=MID, GPIO2=MID (DEVICE MODE/PAGE SELECT =Register Default Mode)を選択する場合、どの様な使い方を想定されていますか。部品データシート(snas668d)の 10.6.6 PINMODE_SW Register; R8 に GPIO3=MID, GPIO2=MID の組合せが記載されていないため 確認となります。
◆データシートp.7 (3 Modes of Operation の 3. Register Default Mode)
Loads all registers from the register default setting. とありますが、これは R+番号 として 本部品で定義されている全てを指すものでしょうか。仮に認識が正しい場合には EEPROM上書き(格納値更新)実行用の registerも含まれ 意図しない格納値の更新が発生してしまうと考えます。その様なトラブルを避ける意味で 該当する全Registerを教えていただけますでしょか。

[ottey従業員]

astro様

お待たせしました。
メーカーに確認を取りましたので、以下のように回答致します。

◆P31 Table 2 の記載
GPIO2に印加する電位とpageの関係ですが、以下のLMK03328のEVMのデータシートp.13 Table.3に関係表に載っている関係になります。
http://www.ti.com/lit/ug/snau184/snau184.pdf
また、起動時のGPIO2,GPIO3の印加する電圧に関しては、ご要望のEEPROM pageの設定の印加電圧にしていただければと思います。例えば、EEPROM page 3にする場合、関係表に沿ってGPIO２を(1)VIH =1.4V以上に、GPIO３を(3)VIL=0.4V以下の状態に起動時にする形となります。

◆P32 10.3.2.2 Soft Pin Programming Mode (HW_SW_CTRL = 0) の記載
hardware register default settingsはTable 15, Table 16に加え、Table 17, Table 18 , Table 19も含めて指すそうです。
また、Table 10～14 に記載の内容に関しては、EEPROM出荷時の格納値であり 、Soft Pin Modeで起動した際に loadされるSettingとなるそうです。

お世話になります。データシート(snas668d)の内容に関して 2点ご教示ください。
◆P31 Table 2 の記載
EEPROM page select for soft pin mode or register default mode とあり、soft pin modeでの制御を予定していますが、
その場合 起動時の GPIO2、GPIO3に印加する電位としては (1)VIH =1.4V以上、(2)VIM=0.9V、(3)VIL=0.4V以下、(4)No connection のどの状態とすべきでしょうか。また GPIO2、GPIO3 に印加する電位と pageの関係に関して 教えていただけますでしょうか。
(データシート P32 等を拝見したのですが、6 EEPROM pages という内容しか見つける事ができずで、質問させていただきました。)
◆P32 10.3.2.2 Soft Pin Programming Mode (HW_SW_CTRL = 0) の記載
The GPIO inputs[3:2] are sampled and latched at power-on reset (POR), and select one of 6 EEPROM pages which are custom-programmable. When GPIO[3:2] are left floating, EEPROM is not used and the hardware register default settings are loaded. Table 10, Table 11, Table 12, Table 13, and Table 14 show the predefined EEPROM configurations according to the GPIO[3:2] pin settings.
⇒hardware register default settings が指すのは Table 15,16 (Default ROM Contents) となり、またTable 10～14 に記載の内容が EEPROM出荷時の格納値であり Soft Pin Modeで起動した際に loadされるSettingとなりますでしょうか。

• このトピックは astro383が6 年、 1 ヶ月前に変更しました。