フォーラムへの返信
-
投稿
-
ご返信有難うございます。承知しました。小分けになりお手数をおかけしますが もう1点 ご教示ください。
CLKin0,CLKin0*(28pin,29pin) とCLKin1,CLKin1*(25pin,26pin) に COMS信号を入力する際、端子のインピーダンスを 何Ωとして設計すればよろしいでしょうか。ご回答有難うございます。
(1) .tcs ファイル(fvco=2700、fvco=5400 2種)を 別途送付させていただきますので ご確認をお願いします。
(2) 2750～3072MHz を満たす必要がある旨 承知しました。
(3) TICS Pro上でエラー の表示位置として どこがあるかご教示いただけますと幸いです。またWEBBENCHでのシミュレーション結果を使った TICS Pro パラメータ入力を実施したいのですが、WEBBENCHと TICS Proの設定BOXの対応を 理解できませんでした。お手数ですが 何か一例を用いて ご教示いただけませんでしょうか。ご確認有難うございます。DS250DF810より 広範囲の伝送レートに対応されており助かります。ただ 16Gbpsを1つのターゲットとしているため、もう少し考えてみます。DS280DF810の情報を含めて検討を進め 適宜 質問とさせていただきます。
ご回答有難うございました。承知しました。
具体的な使い方は 16Gbps以下にて レート可変する事を想定します。またマージンをみて 20Gbpsとお伝えしました。早期ご回答有難うございました。疑問点は解消しましたが 内容を拝見しまして もう1点だけ ご教示ください。
13～20Gbpsの伝送レートに対して有効な Retimerが御座いましたら 紹介いただけますでしょうか。ご回答有難うございました。仰る通りかと思いますので 参考値と考えて進めせていただきます。
ご確認有難うございました。ドライバ回路は CLKOUT1/2/3と共通である事から参考値とできる旨 承知しました。
最後に あくまで参考意見で構いませんので お願いします。回路設計上 CLKOUT1/2/3と4が同一である事から 試験が未実施であるだけでスペックは同じとなる想定という認識となりますでしょうか。ご回答有難うございました。スペック規定がない旨 承知しました。頂きました参考値ですが、変動があると認識のうえ設計にて使い、実機での動作検証と進めさせていただきます。
ご確認有難うございました。大変ご面倒をおかけしました。
LMK03328 データシート (SNAS668D) の ｢P85 10.6.6 PINMODE_SW Register; R8｣ に GPIO3=MID, GPIO2=MID の組合せが漏れいるとの事で承知しました。また レジスタ初期(Register Default) とする場合には ｢HW_SW_CTRL =Low (Soft Pin Mode)、GPIO2 =GPIO3 =VIM(0.9V) とする｣ として認識させていただきました。ご回答有難うございます。大変お手数をおかけしました。
まずLMK03328 REF入力(内蔵50Ω終端ON)に 3.3V CMOSドライバー(出力端インピーダンス50Ω)を接続するという認識は正しいです。その CMOSドライバーの出力仕様(IOL=12mA max)はでは 100Ω負荷(50Ω伝送路 +50Ω終端)に対する駆動能力が不足 する事を失念しておりました。ご指摘大変助かりました。ご教示いただきました｢CMOS回路にて110Ω伝送路が使われる事例が多い｣という情報 かつ 推奨の｢125Ωと375ΩにてLVCMOSを75%に減衰させる｣ といった方法を踏まえ 設計を進めさせていただきます。ご回答有難うございました。
大変御面倒をおかけいたしますが 次の様な設計として問題とならないか ご確認のうえ 適宜ご指摘ください。データシートにも記載がある推奨の設計は、125ohmと375ohmの分圧にて75%に減衰として、｢datasheet P37 Figure 45の R29.4,R29.5は無効(50ohm終端は無効とする)｣と認識させていただきましたが、125 ohmをシリーズに挿入する以上、配線インピーダンスを 125ohmとしないと不整合が発生するため、R29.4,R29.5 を使い 信号レベルを減衰できればと考えています。
そこで ｢P26 Figure 31｣の Signal Generatorを水晶発振器(3.3V LVCMOS出力) に変更、水晶発振器からLMK03328(SECREF_P/N)までをインピーダンス50ohmで配線、P37 Figure 45の R29.4,R29.5を有効(50ohm終端を有効)とする。その際 P26 Figure 31 にある様な外部抵抗(125 ohm と375 ohm) は削除とする。｣ とできればと考えています。
この回路構成であれば LVCMOS出力の最大電位 3.3Vが 1.65Vとなり、P11 8.9 Clock Input Characteristics (PRIREF_P/PRIREF_N, SECREF_P/SECREF_N)にある SECREF_P/N仕様 (VIH =2.6V以下)を満たせると推測します。
ご回答の内容に対してまして、お手数ですが もう少し確認させてください。
125ohmと375ohmの分圧で 75%に減衰した場合 ｢datasheet P37 Figure 45の R29.4,R29.5は無効(50ohm終端は無効とする)とする想定となりますか。仮に 50ohm内部終端を有効とすると 伝送路のインピーダンスと 50ohm内部終端との間で レベル減衰が生じると推測しての質問となります。ご回答有難うございました。125ohmと375ohmは、減衰とDC負荷の意味合いという事で承知しました。また伝送路の反射に対しまして ご助言いただき有難うございます。こちらに関しましても承知しました。
-
この返信は5 年、 6 ヶ月前に
astro383 さんが編集しました。
ご回答有難うございました。ステータス情報用の端子と認識して設計させていただきます。
ご回答有難うございました。疑問点を解消する事が出来ました。
-
この返信は5 年、 6 ヶ月前に
