フォーラムへの返信
-
投稿
-
御教示ありがとうございます。
テクニカルリファレンスマニュアルの方も
確認させて頂きます。御教示頂きましてありがとうございます。
データシート確認させて頂きます。御回答ありがとうございます。
基本的16bitアクセスとなるとのことですが、
UBとLB信号入力があるSRAMを接続する場合は
UB,LBの状態を固定させてWEやOEにて
制御したら良いでしょうか？御回答ありがとうございます。
上記を考慮して、ADC割り当て検討致します。ADCIN14とADCIN15についてもう少し御教示御願い致します。
例としてADCIN14を以下の入力と同時サンプリングしたい場合、
・ADCINA2
・ADCINC5
処理を行うADCモジュールは次の様になるのでしょうか？
ADC-A：ADCINA2
ADC-C：ADCINC5
ADC-B or ADC-D:ADCIN14また、ADCIN14とADCIN15のAD変換を行うADCモジュールは
指定することも可能なのでしょうか？御回答ありがとうございます。
4つのADCモジュールそれぞれに存在するサンプル回路を
1つの同じサンプリング開始トリガで制御するとのことでしたが、
TMS320F28377Sでは最大で4入力まで同時サンプリング可能との
理解で宜しいでしょうか？また例外となっているADCIN14とADCIN15につきましては
全てのADCモジュールに接続されているため、
他の入力と同時サンプリングできないとの
理解で宜しいでしょうか？御回答ありがとうございます。
プログラミング時に注意して設定する様に致します。御回答ありがとうございます。
システムクロックの生成について理解できました。最後に1点だけ確認しておきたいのですが、
imultを誤ってPLL出力最大周波数400MHzを超える
設定値にしてしまった場合、
PLL出力としては400MHzに留まるのでしょうか？御回答ありがとうございます。
テクニカルマニュアルと合わせて確認させて頂きました。上記の設定例は
10MHzの水晶振動子を用いて
システムPLL出力として400MHzのクロックを生成した例で
宜しいでしょうか？
この後、2分周してシステムクロックとして200MHzとしている
との理解で宜しいでしょうか？また、imult・fmult・PLLSYSCLKDIVの設定値の範囲の制限は
ございませんでしょうか？
生成される各クロックが許容値範囲内に収まっていれば、
良いと考えたら宜しいのでしょうか？御回答ありがとうございます。
CS信号（SPISTEx）の制御方法を検討する様に致します。御回答ありがとうございます。
外付けRTCを検討致します。
