フォーラムへの返信

15件の投稿を表示中 - 31 - 45件目 (全45件中)
  • 投稿者
    投稿
  • 返信先: リセットICの閾値について #10506

    ET
    参加者

    承知しました。
    ありがとうございました。

    返信先: VDDとVDDOSCの制約条件について #10458

    ET
    参加者

    追加で質問させていただきます。

    >外部の水晶振動子を用いる場合でも、電源立ち上げ時は内蔵OSCを使用して動作いたします。
    電源立ち上げが同時ではなく、周波数ドリフトが生じた場合、
    内蔵OSCが遅くなり起動が遅くなるという認識で正しいでしょうか。
    そもそも起動しない等の事象が起こり得るのでしょうか。

    返信先: VDDとVDDOSCの制約条件について #10457

    ET
    参加者

    ご回答くださりありがとうございます。
    同時起動が必要な旨、承知いたしました。

    なお、VDD、VDDOSCの供給電源はそれぞれ立ち上がり速度が異なります。
    「同時」というのはどの点で一致していれば良いのでしょうか。

    立ち上がり/立ち下りの開始点が同時となるようにして、
    その勾配については5.9.1.4 Supply Ramp Rateの範囲内であれば良いのでしょうか。

    返信先: 降下電圧について #10447

    ET
    参加者

    ご教示くださりありがとうございます。3.4V以上で検討したいと思います。

    返信先: 終端抵抗RLについて #10173

    ET
    参加者

    ご回答くださりありがとうございました。

    返信先: 終端抵抗RLについて #10171

    ET
    参加者

    理由も含めてご回答くださりありがとうございます。
    大変勉強になります。

    最後に確認ですが、
    ・不必要に終端抵抗を入れた場合はトラブルの原因となる
    ・終端抵抗は任意の2ノードではなく、最遠端となる2ノードに接続する
    ということですので、他のノードは終端抵抗を入れず、
    オープンが望ましいということでしょうか。

    返信先: 終端抵抗RLについて #10167

    ET
    参加者

    ご回答くださりありがとうございます。
    接続の概略図を添付いたします。

    >CANは通信規格上どのNodeも送信となり得るので、終端抵抗は2箇所で終端をお願い致します。
    どのNodeも送信となり得るとのことですので、
    終端抵抗はそれぞれに必要であり、
    合計3か所になるということでしょうか。

    あるいは任意の2ノードに終端抵抗を設置し、
    残りの1ノードはオープン、あるいは1.2kΩ程度でも良いのでしょうか。

    返信先: クロック周波数の選定について #10120

    ET
    参加者

    承知しました。ありがとうございました。

    返信先: クロック周波数の選定について #10088

    ET
    参加者

    ご回答くださりありがとうございます。
    10MHz品で問題ない旨、安心いたしました。
    もう一点、追加質問させていただきます。

    使用予定の水晶振動子は負荷容量範囲が8~12pFとなっており、
    メーカーからは実機調整で負荷容量を決めるとの回答をもらっています。
    一方、データシートのP.67 Table 5-15. Crystal Oscillator Parametersに
    負荷容量の範囲12p ~ 24 pFと記載されております。
    実機調整の結果によっては12pFを下回ることもあるのですが、
    問題ないでしょうか。

    ご回答宜しくお願い致します。


    ET
    参加者

    ありがとうございました。

    返信先: TL431の経時的変化について #9891

    ET
    参加者

    承知しました。
    ありがとうございました。


    ET
    参加者

    ご回答くださりありがとうございます。
    恐れ入りますがIBISモデルを開ける環境が無いため、
    数値をご教示頂けないでしょうか。
    以上よろしくお願いいたします。

    返信先: GPIOの入出力電流上限について #9157

    ET
    参加者

    了解いたしました。
    ご丁寧にご回答くださりありがとうございました。

    返信先: GPIOの入出力電流上限について #9152

    ET
    参加者

    ご回答くださりありがとうございます。
    数点確認させてください。

    >GPIOとPWMは同じとなります。
    GPIOとPWMポートを合わせた出力電流の上限が-20~+20 mAとの認識で相違ないでしょうか。

    >この上限値につきましては、過渡値も含まれます。瞬間的なもの(msec単位)であれば問題ない
    nsec~usecオーダーのパルス幅を持つ、繰り返しパルス電流を想定しております。
    この場合、
    ・尖頭値は上限を超えても問題ない
    ・実効値は上限を超えてはいけない
    との認識で相違ないでしょうか。

    >瞬間的なもの(msec単位)であれば問題ないのですが、
    >瞬間的なものでも数秒間の上限を超える電流が繰り返されることは、故障の原因となるとのことです。
    これはAとBのどちらの解釈が正しいでしょうか。
    A: 1回のパルス幅がmsecやusec単位と短かくても、繰り返し印加時間が数秒間を超える場合はNG
    B: 1回のパルス幅が数秒間を超える場合はNG

    返信先: GPIOの入出力電流上限について #9137

    ET
    参加者

    ご回答くださりありがとうございます。
    ・GPIOとPWMポートとで上限電流の計算は別カウントと考えてよろしいでしょうか。
    もしそうであれば、PWMポートの上限電流(per port/全port)もご教示いただけないでしょうか。
    ・上限電流は所定の発熱に抑えるための制限だと認識しております。
    したがいまして、ご教示頂いた値は過渡値ではなく、平均値あるいは実効値と考えれば良いでしょうか。

15件の投稿を表示中 - 31 - 45件目 (全45件中)