フォーラムへの返信
-
投稿
-
評価ボードに使用されているクリスタルは、CL1 = CL2 = 18pFのものになります。
CL1,CL2の容量が大きくなるほど、ESRも大きくなることが、データシートの表から判断することができます。
データシートから、10MHzクリスタルのCL1 = CL2 = 24pF のとき、ESRは110Ωであることがわかります。つまり、CL1 = CL2 = 18pFかつESR 60Ωは、データシートのスペックの範囲内ということになります。以上、よろしくお願いいたします。
ご連絡ありがとうございます。
推奨される特定のデバイスは存在しませんが、以下の製品は本デバイスの評価ボードで使用されている、実績のあるICになります。ATS100B-E
ATS(-SM) Series Datasheet
Crystal 10.0000MHz 30ppm 18pF 60 Ohm -40°C – 85°C Through Hole HC49/USまた不明点が御座いましたらお問い合わせください。
以上、よろしくお願いいたします。
ご連絡ありがとうございます。
ESR Requirementsを充足しているか否かで保証可否が変わるだけと考えれば良いでしょうか。
ご認識の通りとなります。ESR Requirementsを満たしていない場合についてもう少し調査したところ、ESRがデータシートの範囲外のものを使用した場合には、クロックの発振不良や、クロックの起動遅れ、予期せぬ動作モードでの駆動などの不具合の原因となるようです。そのため、データシートに記載の範囲内のESR値の水晶振動子を用い、それを水晶メーカーでマッチングテストをしていただくことをお勧めいたします。
以上、よろしくお願いいたします。
お問い合わせありがとうございます。
トピックが異なりますので、以下のリンクに新たに投稿させていただきました。
こちらのリンク先にて回答させていただきます。以上、よろしくお願いいたします。
以下に回答いたします。
水晶振動子について追加で質問させていただきます。
Table 5-16. Crystal Equivalent Series Resistance (ESR) Requirementsが規定されていますが1) 「ESR = Negative Resistance/3」はどういった意味なのでしょうか
「ESR = Negative Resistance/3」の条件でテストをした結果を表しているという意味になります。
2) 現在検討中の振動子は直列抵抗200Ω･maxです。
10MHz駆動、CL1 = CL2 = 12 pFのときはMAXIMUM ESR=55Ωのため、不適と考えれば良いでしょうか。ご認識のとおりです。
3) Crystal Equivalent Series Resistance (ESR) Requirementsを逸脱した場合は
保証対象外となるかと思うのですが、具体的にどういった現象が起きるのでしょうか。発振停止などが起きると考えます。
4) ESR Requirementsは発振余裕度の確保を目的に設けられた要件でしょうか
ご認識のとおりです。
5) 1)と重複しますが、当該条件においては負性抵抗の最大値を -165 ohm、発振余裕度の最低値を3と置いた結果、MAXIMUM ESR=55 ohmと定義しているのでしょうか。
ご認識の通りと考えます。
6) 水晶振動子とMCUのマッチングにおいて、全温度・駆動電圧範囲において負性抵抗の実測値が最大でも-4000 ohmであることが確認されています。
発振余裕度>|-4000|/200= 20 となりますが、このような場合でもESR Requirementsを遵守する必要があるのでしょうか。メーカーはデータシートに記載の要件以外のテストデータを持っておりませんので、
この要件を外れたものについては、使用可否の判断ができません。
また、データシートに以下の記述がございますように、クリスタルの使用可否については、
水晶メーカーにて、特性評価いただくことを推奨しております。TI recommends that the crystal manufacturer characterize the crystal with the application board.
現在ご利用の水晶が御座いましたら、使用の可否については、
お手数でございますが、水晶メーカーへご相談いただけますでしょうか。以上、よろしくお願いいたします。
ご連絡ありがとうございます。
2)となります。
IOH/IOLはそれぞれ、出力端子が流すことのできる電流の上限値を表しておりますので、これ以上の電流が流れないように設計頂く必要がございます。以上、よろしくお願いいたします。
ご連絡ありがとうございます。
・突入電流は、定格上限を超える電流が流れる時間によって場合分けを行う
1)msec単位以下：(定格電流を超過していても十分短いので)問題ない
2)msec単位以上～秒単位以下：どちらとも言えない(NGと考えたほうが良い)
3)秒単位以上：故障の原因となるためNG上記の通りと考えます。
・GPIOの負荷容量が100 pF、負荷容量の放電経路の抵抗成分が1 Ohmであれば時定数は100 psである。
H->Lに切り替わった時に定格上限を超える電流が流れる時間は明らかに1)msec単位以下となるため、
制限抵抗は不要である。ご認識のとおりです。msec以上の時間にならなければ問題ないと考えます。
以上、よろしくお願いいたします。
ご返信ありがとうございます。
どちらにおいてもGPIOのH/L変化の際に突入電流が生じるかと思います。
この結果、事実上全てのGPIOピンには突入防止の制限抵抗が必要と考えるべきでしょうか。
あるいは容量負荷の多寡で制限抵抗の要否を判断すべきでしょうか。申し訳ございませんが、本件については情報が御座いませんでした。
突入電流は瞬間的なもの（msec単位以下）であれば問題ないのですが、
瞬間的なものでも数秒間の上限を超える電流が流れる場合は、故障の原因となりますので、
上限を超える電流が流れる時間により、抵抗の要否を判断いただけますでしょうか。以上、よろしくお願いいたします。
お問い合わせありがとうございます。
比較的小さい電流と言えど、瞬時では5.1 Absolute Maximum Ratingsの
Input clamp currentを超えるのではないかと思います。
こういった過渡電流に対する定格は存在するのでしょうか。過度電流に対する定格は存在しません。
本件については、以下のスレッドでもやり取りがございますので、ご確認いただけますでしょうか。
https://emb.macnica.co.jp/forums/topic/9127/
また、以下のリンクの情報も参考になると思いますので、こちらも併せてご確認いただけますでしょうか。
https://e2e.ti.com/support/microcontrollers/c2000/f/171/t/717205
以上、よろしくお願いいたします。
ご丁寧に修正いただきありがとうございます。Fが２つ足りなかったのですね！
また不明点が御座いましたらお問い合わせください。
以上、今後とも宜しくお願いいたします。
ご連絡ありがとうございます。
EMU-BOOTによるテストについて、
文中のReset > Run とは、CPU Reset > Resume ということでしょうか。ご認識のとおりです。CPU Reset > Resumeになります。
BMSPはすべて無効, Flashブートに設定するために、
0xD00番に0x5AFFFFFFを、0xD04番に0xFFFFFF03を設定したのですが、
上記動作の後はESTOP0位置にて停止し、特に何も起きません。設定はご連絡いただいた設定で問題ございませんが、添付いただいたメモリウィンドウの値を見ると、上位16bitと下位16bitの値が逆になっているようです。以下の図のように、”32-Bit Hex – TI Style”でメモリを表示させて、再度0xD00番に0x5AFFFFFFを、0xD04番に0xFFFFFF03を設定いただけますでしょうか。
また、同様の(B)のゼロピン、Flashブート設定時でOTP領域へ書き込む際は、
Z1-OTP-BOOTPIN-CONFIG(Z1OTP-GPREG1)(0x7800C)：0x5AFFFF
Z1-OTP-BOOTDEF-LOW(Z1OTP-GPREG3)(0x7801C)：0xFFFF03
Z1-OTP-BOOTDEF-HIGH(Z1OTP-BOOTCTRL)(0x7801E)：0xFFFFFF(書き込み無し)と設定するつもりですが間違いないでしょうか。
上記ご認識のとおりです。
以上、よろしくお願いいたします。
ご連絡ありがとうございます。現象の再現ができたとのことで安心いたしました。
また不明点が御座いましたらお問い合わせください。以上、今後とも宜しくお願いいたします。
お問い合わせありがとうございます。ご質問の件、以下に回答します。
(1)
Bの場合、nTRSTによらず(デバッグプローブの接続によらず)Flash Bootしか
出来なくなるのでしょうか。すなわち、エミュレーションはできなくなるのでしょうか。デバイス起動時はデバッガーの有無を見るためにnTRSTを必ずチェックしますので、ブートピンを使用しない設定に変更した場合でも、エミュレーションは可能となります。
参照資料：F28004x Microcontroller Workshop Manual
(P.59) Reset – Bootloader(2)
BootModeSelectPinの変更は、OTP領域への不可逆な書き込みを伴うかと存じます。
Emulation BootにてEMU-BOOTPIN-CONFIG設定を使用することで
OTPへの書き込みの前に動作チェックをできると伺ったのですが
詳しい方法についてご教示願えますでしょうか。ブートのフローについては、以下の図がわかりやすいと思います。
参照資料：F28004x Microcontroller Workshop Manual
(P.60) Emulation Boot ModeEMU-BOOTPIN-CONFIGは0xD00番地にありますので、CCSでデバイス接続後、View → Memory Blowserからメモリウィンドを開き、0xD00番地を表示させます。そして、この0xD00番地に32bitのEMU-BOOTPIN-CONFIG値を入力し、CCSでReset → Runと実行すると、エミュレーションブートの動作を確認できます。
「(B)ピンを使用しない設定」で動作させたい場合には、0xD00番地に0x5AFFFFFFを格納します。ブートの詳細についてはテクニカルリファレンスマニュアルの「ROM Code and Peripheral Booting」の項も併せてご参考ください。
TMS320F28004x Microcontrollers Technical Reference Manual
(3)
OTP領域への書き込みに、CCSからTools > On-Chip Flashと進むと
GUIが立ち上がると伺ったのですが、そもそもメニューにToolsタブがありません。
CCSのバージョンはVersion: 10.2.0.00009 です。Toolsタブはデバッグパースペクティブの画面に表示されるメニューとなります。
また、On-Chip FlashはCCSでデバイス接続しなければ使用できませんので、
添付の資料「On Chip Flash.pdf」を参考にお試しいただけますでしょうか。以上、よろしくお願いいたします。
ご連絡ありがとうございます。
PLLの設定について、Mathworks社のライブラリを使用しているとのことですが、こちらのライブラリを見ると、TI社から提供されているC2000wareのソースコードをベースに作成されたもののようです。
古いC2000wareのF28004x向けのPLL設定コードには不具合があったため、Mathworks社のライブラリが旧バージョンのPLL設定コードをベースに作成されている場合には、IsValidPLL()でエラーが発生してしまいます。お手数ではございますが、以下のリンクより最新のC2000wareをインストールしていただき、以下のフォルダのプロジェクトをインポートして再度動作テストをしていただけますでしょうか。
~ti\c2000\C2000Ware_xxxx9\device_support\f28004x\examples\ledC2000WARE
https://www.tij.co.jp/tool/jp/C2000WARE上記のサンプルで問題が発生しない場合には、Mathworks社のライブラリのコードと比較し調査をお願い致します。
お問い合わせありがとうございます。
Dcc0Regs内の値が確認できないとのことなので、CCS側の問題である可能性がございますので、最新のCCSを使用し、動作検証をお願いできますでしょうか。
https://software-dl.ti.com/ccs/esd/documents/ccs_downloads.html尚、私のPCにはCCSv10.1をインストールしておりますが、こちらのバージョンではDcc0Regsの値を確認することができました。
また、F28004xのPLLにはErrataがございますので、Errata資料のワークアラウンドに記載のSysCtl_setClock()を使用しクロック設定をお願い致します。
TMS320F28004x MCUs Silicon Errata
https://www.tij.co.jp/jp/lit/pdf/sprz439
(p.17) PLL: PLL May Not Lock on the First Lock AttemptSysCtl_setClock()は、C2000wareのdriverlib内の関数となります。
また不明点が御座いましたらお問い合わせください。
以上、よろしくお願いいたします。