フォーラムへの返信
-
投稿
-
ご投稿ありがとうございます。
電源以外の入出力ピン（SDAx/SCKx/EN）に対しては最大電流定格が優先されるという意味です。
この最大電流定格内であれば、印加電圧の負電圧が最大定格範囲外であるケースがあるということになります。
以上、宜しくお願い致します。
ET 様
お世話になっております。
メールは弊社よりさせていただきますのでメールアドレスの記載無用です。
追加のお問い合わせについてもメールにて回答させていただきます。
つきましては、本スレッドについて”解決済み提案”をクリックいただきクローズ処理をしていただけますと
幸いです。
宜しくお願い申し上げます。
ET様
お世話になっております。ご返信遅くなり申し訳ございません。
ご質問いただきました内容への回答する上で弊社にて不明点があったためメーカへ確認を取っておりました。
LVTH125という製品が別にあるのですが、データシートでは機能、特性はLVT125と全く同じであり、型番違いでまったく同じ製品が存在することになるのでLVT125が本当にbus-hold機能を持っているのかということを確認しておりました。
現在のところ、データシートでの記載ミスである可能性が高いが、実物での確認を優先するとメーカが回答してきておりますので大変恐れ入りますが今少しお時間をいただきたく存じます。
また、もしお急ぎでbushold機能が必須とのことであれば、SN74LVTH125をご検討いただけますと幸いです。こちらの製品であればbus-hold機能は間違いなくあり、プルダウン抵抗の計算方法については以下のURLを参考いただくことができます。
https://e2e.ti.com/support/archive/jp/f/analog-read-only/304206/logic-bus-hold-input
尚、先日お知らせをさせていただいております通り、当フォーラムは4/1よりしばらくの間閉鎖いたしますので、本件につきましては後程個別にメールで回答をさせていだきたく存じます。
ご理解の程何卒宜しくお願い申し上げます。
フォーラムへお問い合わせありがとうございます。
以下回答させていただきます。
1) 内部的に入力(A)-出力(Y)間でバスホールド回路を形成しているという認識で正しいでしょうか
ー＞はい。ご理解の通りです。
2) 入力(A) 出力(Y)のどちらにおいてもプルダウン/プルアップ抵抗は推奨されないということでしょうか。
ー＞入力がfloatingとなる場合を除き、プルダウン、プルアップ抵抗は必要がないというご理解をいただければと存じます。入力がfloatingになりますと出力の発振や入力回路において貫通電流が流れ消費電力が増大などの症状が生じますので避けていただくようにお願いいたします。参考となるドキュメントを以下にご紹介いたしますので参考ください。
3) 使用した場合どのような悪影響が出るのでしょうか。保証対象外となるのでしょうか。
ー＞入力にプルダウンやプルアップ抵抗を挿入した場合、この入力を前段で駆動する回路へ影響がでます。同じように出力側も後段の回路の駆動がSN74LVT125に及びます。十分に駆動できるように抵抗値を選定いただくことが必要となります。出力においては特にH状態を固定させるためにデバイス電源のVCCとは別電源でプルアップするとデバイス電源のVCC側へ回り込む可能性がありますので推奨いたしません。デバイス電源のVCCが0VであればIoff規定にあるようにHi-z状態となりますので回り込むことはございませんが、0Vではない電圧が印加されるとHi-zではなくなるため注意が必要です。
4) プルダウン抵抗無し、入出力部がフローティングの状態で当該ICを始動した場合、Lで始動・維持されるのでしょうか
ー＞上記２）で記載したように入力のfloating状態は推奨されません。出力が発振する可能性があり、不定状態となります。
5) 4)が正の場合、始動時からHを維持したい場合はプルアップ抵抗を付ける他ないと考えて良いでしょうか。
ー＞起動時にHを出力したい場合は、ご理解の通り入力にプルアップ抵抗が必要です。上記で記載したように前段の駆動回路の能力に合わせて抵抗値は決定ください。
【お知らせ】
組込み技術ラボのフォーラムをいつもご利用いただき誠にありがとうございます。
より良いサービスをご提供するため、3月31日 17時頃から２週間程度フォーラムを停止させていただきます。
その間のご質問につきましては、以下の問合せフォームからお問合せください。
改修中の投稿はできませんが、過去の投稿は閲覧することができます。
再開いたしましたら改めてお知らせをさせていただきます。
ご利用の皆様にはご不便をおかけいたしますが、何卒ご理解とご協力を賜りますようお願い申し上げます。
https://www.macnica.co.jp/business/semiconductor/support/contact/
以上、宜しくお願い申し上げます。
ET様
ISO154xの評価ボードはございます。
以下のリンクを参照いただければと存じます。
https://www.tij.co.jp/tool/jp/ISO154XEVM
宜しくお願い申し上げます。
ET様
お問い合わせありがとうございます。
ISO154ｘですが、I2Cの物理層用に設計されているため、オープンドレインタイプの物理層であれば使用できる可能性がありますが、UARTは通信プロトコルの規定ですが、多くはTTLやCMOS出力といった仕様が多くオープンドレインタイプではないと思われます。従いまして動作をしてしまうかもしれませんが現時点で問題がないということは大変恐縮ですがお答えができません。可能であれば一度サンプルや評価ボードで検証いただけますと幸いです。
また、ご理解のように単純な単方向の絶縁製品であればおそらく問題ないと思われますのでそちらをご検討いただければと存じます。
例としては以下のような製品がございます。
https://www.tij.co.jp/product/jp/ISO6721
ご参考いただけましたら幸いです。
yhatagishi様
返信が遅くなり大変申し訳ありません。
Imin値についてはメーカへ確認をしておりますが経験的な値として全温度範囲で２倍程度という情報以外は出てこない状況です。
値の指標ということであれば、データシートにおいてテストコンディションで示されている10ｍAということになるかと思います。Iminおよびメーカからの情報と比較して5から10倍となっているので十分なマージンがあり、またデータシートP15の図1からIKA=10mAでVrefが動作全温度範囲内で規定されていることからの解釈となります。
この点でさらに低消費で設計するには、ATL431LIのほうが上記の考え方でIKA=1mAで設計が可能です。
以上、宜しくお願い申し上げます。
yhatagishi様
恐れ入りますがIminを全動作温度範囲で規定されている製品はございません。
可能であればIminの全動作温度範囲での規定が必要な理由をご教示いただけませんでしょうか。
宜しくお願い申し上げます。
yhatagishi様
お待たせして申し訳ありません。
メーカへ確認しましたところ古いデバイスであるため設計者もすでに不在であり、具体的なデータは提示できないとのことです。また、現担当者からは経験則として高温下では2倍程度IKAは増加する傾向があると考えているがさらにマージンを考慮した設計を推奨しますとのコメントを得ています。
従いましてできる限りマージンを確保する方向でご検討いただけますと幸いです。
以上、宜しくお願い申し上げます。
yhatagishi様
当フォーラムへお問い合わせありがとうございます。
お問い合わせ内容についてはデータシートへ記載がない事項となりますので、メーカへデータの有無を含め確認となります。今少しお時間をいただけますと幸いです。
宜しくお願い申し上げます。
ET様
お世話になっております。
先ほどの回答に不足がございましたので追加させていただきます。
channel間の遅延量についてはお考えの通りかと考えます。
宜しくお願い申し上げます。
ET様
当フォーラムへお問い合わせいただきありがとうございます。
データシートP4の規定についてかと思いますが、これらの規定はP5の図1の条件にて規定されております。
tPLHおよびtPHLは入力のエッジでかつ1.5Vレベルに対して出力の同レベル間の遅延となっております。
また、動作全温度範囲（-40℃-125℃）での規定となっておりますので温度特性も含んでおります。
変動要因としては、容量性負荷があると考えます。
50pFで規定されておりますので、これ以上の容量性負荷ですとさらに遅延量が増える可能性がございます。
以上、宜しくお願いいたします。
ET様
ご返信ありがとうございます。
はい。そのご理解で問題ございません。
よろしくお願い致します。
ET様
本件のお問い合わせについてメーカより訂正の連絡がございましたので追加ポストさせていただきます。
訂正内容としては、データシート内にございます損失の計算式（11)～(17）まではすべて2chを考慮されたものと
の回答です。従いまして前回は1chとのことで回答しておりますが、2chと訂正をさせていただきます。
大変ご迷惑をおかけいたしまして申し訳ございません。
ET 様
お問い合わせありがとうございます。
メーカへの確認を行いましたところ、ご理解の通りとのことで確認いたしました。
よろしくお願いいたします。
