[HN従業員]

お問い合わせありがとうございます。
今回の型番 TMS320F28075の場合はレジスタとビットの名前が異なりまして、
RESCレジスタのWDRSnビットによってwatchdog起動後のリセット要因取得が可能と思われます。
(ご参考： マニュアルSPRUHM9の 3.3.5 Watchdog Reset (WDRS) )

CCSデバッガのRegisterウィンドウにおけるRESCレジスタの場所は、
もし「CpuSysRegs」というグループがあれば、そのグループ内をご確認いただければ幸いです。

• この返信は5 年前に  HN さんが編集しました。
• この返信は5 年前に  HN さんが編集しました。

[HN従業員]

お問い合わせありがとうございます。

開発環境Code Composer Studio (CCS) の比較的新しいバージョンに存在するエラッタが、
ご指摘の状況に近いと思われますため、関連性が気になっております。

もしこちらのエラッタが該当する場合ですが、デバックランニング中のハードウェアーブレークは、
・開発環境 Code Composer Studio (CCS) のバージョン 9.2.0以前であれば、
以前に成功いただいております通りの手順で、可能と思われます。
・一方、CCSバージョン 9.3.0~10.1.0の場合は、エラッタご説明内の回避方法をお試しいただければ幸いです。

もし問題点が残る場合は、CCSのバージョンを教えていただければ幸いです。
現在お使いのバージョンと、もし以前にお使いのバージョンもご存じでしたらお願いいたします。

エラッタご説明の原文は以下のリンク先にございます：
https://sir.ext.ti.com/jira/browse/EXT_EP-9781
以下の様に解釈しております：
CCSv10.0.0 ならびに CCSv9.3.0 にて確認されているエラッタです。
・ターゲットの実行中に設定したハードウェアブレークポイントが反応しません。
・上記現象の発生後でも、ターゲットを一度停止、次にハードウェアブレークポイントを無効とし、改めてハードウェアブレークポイントを有効、実行を再開した場合は、ハードウェアブレークポイントが反応します。

回避方法：
・ハードウェアブレークポイントを通常の方法で設定します。
・Expressionウィンドウにて、「ANASTOP」という項目を追加します。
・この項目の値をゼロから1へ変更します。

 

お手数ですが、ご検討の程よろしくお願いいたします。

 

[HN従業員]

TomatoJuice 様

以下に回答いたします。

> 通信終了後にPxSEL0を変更してI/Oポートに戻したとき、
> 入出力方向、抵抗の使用、High/Low出力といった設定は
> どうなりますか？
> 通信開始前の設定のままでしょうか？

はい。ご指摘の通り、通信開始前の設定のままとなります。
PxSEL0を操作しても入出力方向(PxDIR)、抵抗の使用(PxREN)、High/Low出力(PxOUT)のレジスタは内容を保持します。
よりまして、例えば PxSEL0 へ 1を書き、その後にゼロを書くと、
該当の端子はGPIO動作、かつ通信開始前の設定へ戻ります。

> また、PxSEL0だけでの設定変更は予期せぬ動作のリスクなどありますでしょうか？

特に思い当たる点はございません。
追加で気になる点等ございましたらお聞かせください。

[投稿者]

投稿