フォーラムへの返信
-
投稿
-
以下回答いたします。
>度々申し訳ないのですが、本図はDRV8829の評価ボードの回路図ですが、
>1MΩも100uFも評価ボードには載せていないけど必須だ、と理解してよろしいでしょうか。
（回答）
100uFはバルクコンデンサです。
電源ICなども含めたチョッピングするICの場合と同様に、設計思想としてバルクコンデンサあるべきものですので
置くことを強くおすすめいたします。1Mohmに関しましては、前回回答の内容を気にしなければなくても問題ございません。
Best regards,
Kevin以下回答いたします。
>この抵抗はスリープ時の放電抵抗であれば、スリープは使用していなければ不要でしょうか。
（回答）
この抵抗がない場合、VCPコンデンサの電荷が抜けるまでハイサイトFETがONする可能性がございます。
（ハイサイドのSlow Decayとなる可能性があります）
それがシステム上問題なければ本ICとしてはこの抵抗がなくても問題ございません。Best regards,
Kevinお問い合わせありがとうございます。
以下回答いたします。>データシート13ページの
>VM電源とVCP間に0.1uF(50V)とパラレルについている
>1Mオームは何W品が正解教えて頂けますでしょうか。
（回答）
VM電源とVCP間の0.1uFは16V耐圧で問題ないです（データシートのPin Functionより）。
この抵抗はSleep時などに、この0.1uFの電荷を損失させるためにあるものです。
ですので、マージンを考え16Vのチャージポンプ電圧とすると、それを1Mohm抵抗で電流を流すので
オームの法則より16uAの電流が流れます。この損失を許容できるスペックでお願いいたします。Best regards,
Kevinお問い合わせありがとうございます。
>TRS3243EのFORCEOFF（22pin）端子の使い方に関しまして、
>常時接続させておく場合、プルアップにしてしまって問題ないでしょうか？
>また、推奨回路があればご紹介ください。
（回答）
Power offをご利用になられないならば問題ございません。
申し訳ないことに推奨回路はございませんが、もしプルアップ抵抗をつけるならば4.7kohm程度をご利用ください。Best regards,
Kevinお問い合わせありがとうございます。
以下に回答いたします。>出力振幅は入力振幅に依存するというのは、
>私は100mVで入ったものが100mVででるという意味だと思っていましたが、
>それは間違いで、周波数成分が依存して、出力電圧はあくまでもVODで指定した電圧になるが正解でしょうか？
（回答）
例えばNomal modeの場合、VOD=level 5に設定して、100mVを入力すると出力は1Vになります。
一方で10G-KR modeの場合、VOD=level 5に設定して、100mVを入力すると出力は130mV(=100mV*1.3)になります。Best regards,
Kevinお問い合わせありがとうございます。
以下回答いたします。>データシートのVofs部を参照しますと
>ISGAIN＝00 , input shorted max4mVとあります。
>
>ゲイン設定＝00（ゲイン5倍）時のセンスアンプの
>出力で±4mVと考えて良いのでしょうか？
>それともセンスアンプの入力で±4mVとして捉え
>ゲイン5倍時は±20mVと考えれば良いのでしょうか？
（回答）
ゲイン設定＝00（ゲイン5倍）時のセンスアンプの出力で±4mVです。Best regards,
Kevinお問い合わせありがとうございます。
以下回答いたします。>DRV5055A1QDBZRの出力インピーダンスを教えて頂けますでしょうか。
（回答）
データシートに出力インピーダンスとしての記載はございませんが
6.3 Recommended Operating Conditions内にOutput continuous currentとして記載がございます。
±1mA範囲内でのご利用をお願いいたします。
http://www.ti.com/lit/ds/sbas640/sbas640.pdfBest regards,
Kevinお問い合わせありがとうございます。
以下回答いたします。>CLKout3～7 差動出力(LVPECL) の配線ルール(loadのインピーダンスコントロール)
（回答）
配線ルールについては一般的な理論で問題ないです。
下記Clock Conditioner Owner’s ManualのP38以降が参考になるかと思います。
ご確認ください。
http://www.tij.co.jp/jp/lit/ug/snaa103/snaa103.pdf>および 終端の推奨回路を教えてください。
（回答）
データシートP32 8.7 TERMINATION AND USE OF CLOCK OUTPUTS (DRIVERS)
をご確認ください。
http://www.ti.com/lit/ds/snas381o/snas381o.pdfBest regards,
Kevinお問い合わせありがとうございます。
以下に回答いたします。>モータを駆動するためのチョッピング電流は
>ICHOP = (2.75V×TORQUE)/(256×ISGAIN×RISENSE)
>で決定されると思います。
>
>2.75Vの電圧は内部のIC内部のリファレンス電圧：Ｖrefであり
>リファレンスの誤差（バラツキ）はデータシートに
>記載の2.5～3.0となりますか？
（回答）
はい。ご認識の通りです。
全温度範囲でその誤差とお考えください。>また、チョッピング電流の誤差はリファレンス電圧のバラツキと
>RISENSEの抵抗値のバラツキに左右されるとの
>認識で宜しいでしょうか？
（回答）
上記2つと電流センスアンプのOffset voltageが影響を与えます。
データシートより、Vosは全温度範囲でMax:4mVです。Best regards,
Kevinお問い合わせありがとうございます。
以下回答いたします。>１）デバイスのCH CONTROLにOUTPUT MODE
> というのがありますが、
>1 = Normal operation
>0 = 10G-KR operation
>
>上記２つには出力にどのような違いを教えてください。
（回答）
“0” = 10G-KRを設定すると、よりリニアなドライブ特性が得られます。
低周波電圧利得は〜1.3倍以下に低減されます。これにより出力振幅は入力振幅に依存します。
“1” =通常動作を設定すると、出力振幅は、VOD/DEM制御を使用して設定されます。
注意としてはこのレジスタビットを有効にするには、以下のレジスタもプログラムする必要があります。
0x06 = 18’h
0x08 = 04’h>２）現在本ICはSFP+（10G）とFPGAの中継で使っています。
> データシートのトップページにはSFP+の絵と字があるため
> 210は本構成で使えると思ってましたが、TiサイトのDesign toolでは
> 210はSFPを選択すると消えてしまいます。
> ただしSFPは1Gだと思うので、関係ないとも受け取れると考えています。
（回答）
これは、WEBENCHのバグと考えられます。
TI-USからは210はSFPにもSFP+にも対応できると回答が来ております。>○ 210は10G SFP+でも使用可能でしょうか？
（回答）
はい。対応可能です。>○ 111との違いは単に低いレートが通る通らないという違いになりますでしょうか？
（回答）
いえ、異なります。
DS100BR111と210の違いは流れるデータの方向のみです。
（データシートのPin Configuration and Functions
がわかりやすいかと思います）
信号を送信専用装置から、受信専用装置に送るのでしたら、DS100BR210が向いています。
2台の装置間で双方向の信号伝送をする場合、DS100BR111が向いています。Best regards,
Kevinお問い合わせありがとうございます。
以下に回答いたします。>入力端子(LVCMOS)は未使用時にOPENとする指示がありますが、出力端子(LVDS)の未使用時の処理をご教示ください。
>その際 EN端子を3.3Vに EN*端子をGNDに 固定接続として、4回路のうち2回路のみを使用する予定です。
（回答）
未使用Channelの出力端子(LVDS)は、Open処理をお願いいたします。Best regards,
KevinHi OZSHG1231,
お問い合わせありがとうございます。
以下に回答いたします。>TI製SN65HVD3088Eのデータシートの18頁目に掲載されている回路図について質問です。
>R（受信データ出力端子）に10kΩのプルアップ抵抗（赤色の矢印で示します）が
>設けられていますが、これを設けた意図を御教示願います。
（回答）
電源立ち上げ前やENABLE端子がHigh/OPENになった際など、本デバイスはハイインピーダンス出力となります。
そのため、R（受信データ出力端子）に10kΩのプルアップ抵抗をつけることで、そのような状態時に出力をHighに固定させることを意図しております。Best regards,
Kevin追加質問に回答いたします。
>(1)に関してですが、VDDとVDDO同時投入で構わないとの事ですが、
>仮にVDDO->VDDの順になってしまう場合には 問題が生じるものでしょうか。
（回答）
TI-USに確認したところ、VDDO->VDDの順は推奨できないとのコメントがございました。
VDD->VDDOまたはVDD=VDDO（同時）でご利用をお願いいたします。Best regards,
Kevin確認しておりました残りのご質問について回答いたします。
>(1)VDD(=3.3V)と VDDO(1.8V)の投入シーケンス
>『12.4.4 Powering Up From Split-Supply Rails』の文面での記載はないのですが、
>『Figure 86. Recommendations for Power Up From Split-Supply Rails』をみると
> VDD≧2.72の後に VDDO(1.8V)のramp upを開始する様にとれますが、この順番を守る必要はあるものでしょうか。
（回答）
USに確認したところ、VDDとVDDOは同時に立ち上げても構わないとのことです。
つまり、VDD≧2.72の後に VDDO(1.8V)のramp upを開始するということはございません。
重要なのは、PDNの立ち上げシーケンスとのことです。
PDNについてはFigure86を遵守してください。best regards,
Kevinはい。そのとおりです。
下記Keysightのドキュメントでは「差動 p-p 値で 800mV～1.2V が正常範囲」
とございましたので問題ないと思っておりましたが問題なかったでしょうか。
http://literature.cdn.keysight.com/litweb/pdf/5991-1887JAJP.pdf申し訳ないことにHDMIの企画書を弊社で持ち合わせておりません。
もし、NGの場合TIに確認を取ります。ご確認いただけばと思います。お手数おかけいたしますがよろしくお願いいたします。
Best regards,
Kevin