[knabe参加者]

ソースコードまで確認して頂き、ありがとうごさいます。

今後とも、宜しくお願い致します。

[knabe参加者]

>１．パワーONおよびOFF時のXRS信号について
TMS320F28335の3.3V,1.8V用に、LDOのTPS703を使用しております。
電源OFF時のLDOリセットLOWタイミングが、データシートによると
1.7V(95%)に達した時と記載されており、問題ないと思われます。
波形を確認した結果も問題ありませんでした。

>２．電源ON後のXINTF設定に関するErrata
本フォーラムにて教えて頂いたエラッタ対策を行ったのですが、正常動作しなかった※為、
“SystemControl_and_interrupts_sprufb0d.pdf” の “Figure 26. Watchdog Module”を
参考にして待機（512 OSCCLKs）したところ正常に動作して問題も発生しなくなりました。

※ウォッチドッグによるリセットが発生し続けた

以下のようなソースコードで対応を行ったのですが、何か問題に気付かれた場合には
お手数ですが、ご指摘のほど宜しくお願い致します。

/*——————————————————————————*/
/* ＷＤＴ無効、または、ＷＤＴによるリセット処理 ※１００ＭＨｚ（５逓倍で動作） */
/*——————————————————————————*/
void
fDisableDogOrResetByWdt( void )
{
EALLOW;

/* 『 Generate Output Pulse 』の為に、ＯＳＣＣＬＫで５１２クロック以上待機！！ */
{
U16 loop_cnt; /* 待機カウント用 */

/* ５１２ＯＳＣＣＬＫｓ≒５１２ＮＯＰ×５※＝２５６０ＮＯＰ≒７ＮＯＰ×３６６回 */
for( loop_cnt=0U; loop_cnt<366U; loop_cnt++ ) /* ※２０ＭＨｚ×５逓倍なので『 ５倍 』！！ */
{
/* ウェイト処理 */
asm(” RPT #7 || NOP”);
}
}

if( !(SysCtrlRegs.WDCR & 0x0080U) ) /* 電源ＯＮによる起動（パワーオンリセット）である場合 */
{
/* ＷＤＣＨＫにｂ１０１以外（ｂ０００）を書き込む事でＷＤＴによるリセット実行 */
SysCtrlRegs.WDCR= 0x0000U;
}
else /* 上記以外（ＷＤＴリセットである場合） */
{
SysCtrlRegs.WDCR= 0x00E8U;
}
EDIS;
}
/* ここまで */

> SPRZ272の『 XINTF Rougue Write for Back-to-Back Accesses 』について
> 電気回路を確認したところ、ディレイ信号対応が行われていませんでした。
上記の内容はRev.0のみに必要な対応で、使用しているRev.Aでは不要な対策だった為、
対策および確認を行う事を止めました。

上記のソースコードの対応で問題ない場合は、本件を『 解決済み 』としたいと考えています。
早急な対応（回答）をして頂きありがとうございました。

[knabe参加者]

回答、ありがとうございます。

TIのホームページにてエラッタ確認していたつもりだったのですが、
SPRZ272.pdfについて確認出来ていませんでした。

>１．パワーONおよびOFF時のXRS信号について
>２．電源ON後のXINTF設定に関するErrata
SPRZ727の『 XINTF Rougue Write for Back-toback Accesses 』について
電気回路を確認したところ、ディレイ信号対応が行われていませんでした。

ご指摘頂いた『１』と『２』について確認を行い、結果を再度記載したいと思います。

[投稿者]

投稿