フォーラムへの返信
-
投稿者投稿
-
ご回答ありがとうございます。
回答して頂いた内容にて不明点が解決いたしました。以上、ありがとうございました。
・御使用の電子負荷はCCモードでしょうか?その場合、CRモードで様相が変わるか、御確認頂きたく存じます。
評価ではCCモードを使用しており、CRモードの場合、出力ラッチ停止するまでの時間が長くなった(10s以上)。・電流が閾値を超えてからFETがOFFとなるまでの期間、FLTピン及びIMONピンはどのようになっておりますでしょうか?
検出電流0.2A時の測定波形を添付致します(CCモード_0.22A)。以上、よろしくお願い致します。
Attachments:
以下、評価時における条件になります。
・負荷は電子負荷でしょうか?
電子負荷を使用しています。・各閾値における実電流値は如何程でしょうか?
検出値0.6A:実電流値0.62A
検出値0.2A:実電流値0.22A以上、よろしくお願い致します。
ご回答ありがとう御座います。
追記で質問なのですが
検出電流の設定が小さい場合で
過電流トリップ時間が長くなる理由を教えて頂けないでしょうか。同じ入出力条件で自作基板と評価ボードのIC表面温度を比較した所
測定段階で90℃と48℃と異なる為
設計する際にその原因を特定しておきたかったのですが以下の内容を実施しても評価ボードと同じような表面温度になりませんでした。
・スイッチング周波数の値を同じにする。(500kHz)
・評価ボード上のFETに似た特性の部品
・FETのゲート端子に抵抗を挿入現状では以下のことしか思いつかないのですが
無負荷時でIC表面温度が40℃も違う原因は他に何か考えられるでしょうか
・基板条件の違いによる放熱性の差異
・サーマルパッド接続有無による放熱性の差異
・基板レイアウトの差異
(VCCXの端子処理はGND接続です)以上、よろしくお願いいたします。
評価ボードを手に入れたので温度測定した所、
IC表面温度は無負荷で48℃でした。(問題無さそう)
計算では以下のように算出したのですが
間違っていないでしょうか。PdIC =(Vin-Vcc)* Qg(合計)* Fsw
= (40V-7.4V)*36nC*800kHz
= 0.939W
Tc(top) = Ta+RθJC(top)*PdIC
= 25℃+20.9℃/W*0.939W
= 44.6℃また、上記計算式で自作基板の場合を計算しても
57.7℃になり実測値(90℃)と30℃近く異なります。自作基板ではサーマルパッドを繋げていないのですが
そこまで温度差がつくものなのでしょうか。
サーマルパッドなし時の熱抵抗などあれば
教えて頂けないでしょうか。以上、よろしくお願いいたします。
以下、無負荷時と負荷時(1A)のSW端子(20pin)波形になります。
ご回答ありがとうございます。
以下、確認内容についてです。1.無負荷では24V出力できています。
2.別のICでも同じ結果でした。
3.発熱しているはICのみでFET温度は25~30℃程度です。
4.負荷(1A程度)を引いても動作としては問題ありませんでした。以上、よろしくお願い致します。
Yn=3pF、CLK=60MHzの場合に
CLKOUT端子のコンデンサで-2ns以上の遅延を保証できるのでしょうか以上、よろしくお願い致します。
ご回答ありがとうございます。
以下、確認結果になります。
・D5とVS1を外した場合でも同様の結果(消費が足りない)になりました。
・LSのインダクタンス値を小さくすることでIhold=100mAになりました。原因が判明したので部品の再検討をしようと思います。
ROSC=160kohmにした場合も同様の結果になることを確認しました。
また、以下の現象を確認しました。
フリーホイールダイオード(D1)をはずした場合Ihold=100mAになる。
(逆起電力発生時の電流がコイルで消費しきれていないと思われます。)消費できるようD1に150ohmを挿入して制御した場合も
Ihold=100mAになることを確認。このような事はよくあるのでしょうか
また、対策方法として良い方法があれば教えて頂けないでしょうか。以上、よろしくお願い致します。
本件の発生基板は全数(2台)で発生しています。
以下、測定波形になります。
・CH1:hold端子電圧
・CH2:Peak端子電圧
・CH3:Sense端子電圧
・CH4:ソレノイド電流波形以上、よろしくお願い致します
Attachments:
ご回答ありがとうございます。
勘違いさせて申し訳ないのですが
Iholdの設定値を100mAにしたい所
実測値200mAになっているのが現状です。以下の測定波形を添付致します。
・CH1:Hold端子電圧
・CH2:Sense端子電圧
・CH3:ソレノイド電流波形以上、よろしくお願い致します。
Attachments:
forest様
過電圧時のTimer端子波形を測定したところ
しきい値4Vを超えていることを確認致しました。
また、電源ON時にも2V程度かかっていることがみれたので
一旦は誤動作しない範囲までTimer端子のコンデンサを調整しようと思います。forest様
ご回答頂きありがとうございます。
上記回答について質問なのですが
過電圧については入力電圧が戻れば出力が自動で復帰すると思っていたのですが
ラッチしてしまうということなのでしょうか?TPS2492_データシート(p9参照)
OV: The over-voltage monitoring pin is programed with a resistor divider such as R1 – R3 in the Typical
Application Circuit. This function forces GATE and FLT low while the OV condition exists. While V OV exceeds its threshold, the strong GATE pull down (125 mA) is applied for up to 100 µs, followed by the 2 mA pull down. The GATE pull down and FLT are released as soon as the OV condition is cleared. Tie OV to GND if not used.以上、よろしくお願い致します。
-
投稿者投稿