[mori参加者]

6層です。
以上6層構成です。

Attachments:

1. L6.pdf

[mori参加者]

4-5層です。

Attachments:

1. L4-5.pdf

[mori参加者]

2層、3層です。

Attachments:

1. L2-3.pdf

[mori参加者]

ファイルが重いので、分割しても送付できなかったので、
抜粋させて頂きます。
表層(1層）です。

Attachments:

1. 

   L1.png
   

[mori参加者]

forest様

お世話になります。

パターン図を添付させて頂きます。
CADデータの方が良ければ、ご連絡ください。

森

Attachments:

1. 211d07450e3d9ed8aed5f3fda0da0d39.pdf

[mori参加者]

質問に回答させて頂きます。
・今回の回路はブレッドボード上でしょうか？実装されたもので測定されましたか？
⇒ガラエポ基板に実装された状態です。

・SWの出力ピンでスイッチング波形を取得いただけませんか？
⇒CH1：Vsw、CH2：Idiodeです。

Attachments:

1. 

   tek00001.png
   

[投稿者]

投稿