[okuiutosa参加者]

ご担当者様

波形ですが、クロックが定まらない様な形です。
Fig1　CH1：HSYNC、CH2：PLL3_CLKOUT（148.35MHz)トリガ条件HSYNC
Fig2　CH1：TOF3、CH2：PLL3_CLKOUT（148.35MHz)、CH3：HSYNC　トリガ条件TOF3

となります。
レジスタ設定に関し、確認致しますが、使用方法はGENLOCKとなりますが、
前述の初期化後、GENLOCKに戻すということで宜しいでしょうか。

以上、宜しくお願い致します。

Attachments:

1. 

   Fig1_HSYNC_PLL3.png
   

2. 

   Fig2_TOF3_HSYNC_PLL3.png
   

[投稿者]

投稿