フォーラムへの返信
-
投稿
-
OtteyFJE様
毎度お世話になります、ありがとうございます。
もう一点ご確認いただきたいことがあります。
◆本パッケージ下のサーマルパッドの接続処理について
データシートには記載が見当たりませんでしたが、
電気的な内部接続は有り・無しどちらでしょうか。OPENでもGND接続でもどちらでも良いのでしょうか。
推奨があればご教示頂きたく、よろしくお願いします。
OtteyFJE様
毎度お世話になります。
ご対応ありがとうございます、状況は如何でしょうか。
宜しくお願い致します。
度々すみません、
データシートに注意書きが確認できました。All unused inputs of the device must be held at VCC or GND to ensure proper device operation.
Refer to Implications of Slow or Floating CMOS Inputs application report.データシートP.12 11 Layout
11.1 Layout Guidelines で以下の通り記述がありました。When using multiple bit logic devices, inputs must not float. In many cases, functions or parts of functions of digital logic devices are unused.
Some examples are when only two inputs of a triple-input AND gate are used, or when only 3 of the 4-buffer gates are used.
Such input pins must not be left unconnected because the undefined voltages at the outside connections result in undefined operational states.
Specified in Absolute Maximum Ratings are rules that must be observed under all circumstances.
All unused inputs of digital logic devices must be connected to a high or low bias to prevent them from floating.
The logic level that must be applied to any particular unused input depends on the function of the device. Generally they are tied to GND or VCC, whichever makes more sense or is more convenient. It is acceptable to float outputs unless the part is a transceiver.
If the transceiver has an output enable pin, it disables the outputs section of the part when asserted. This does not disable the input section of the I/Os so they also cannot float when disabled.E2Eにもいくつか投稿を確認できました。
◆[FAQ] How do I terminate any unused channels of a logic device?
◆[FAQ] How does a slow or floating input affect a CMOS device?
http://e2e.ti.com/support/logic/f/151/t/737694?tisearch=e2e-sitesearch&keymatch=The%20inputs%20of%20a%20CMOS%20device%20are%20high-impedance以上宜しくお願い致します。
ご回答頂きましてありがとうございます。
度々申し訳ございませんが、LP2951DRのψjtの情報も
いただけないでしょうか。ちなみにLP2951-N のSOICのψjtは 15.9℃/Wとなっておりました。
宜しくお願い致します。
毎度 お世話になります、
本件 いかがでしょうか。宜しくお願い致します。
KJ様
ご回答ありがとうございます、内容を確認させていただきます。
毎度お世話になります。
この度は、ご回答有難うございました。
追加質問がありますので、ご教示頂けないでしょうか。
【問い合わせ内容】
TPS3895のIsense_outの電流値につきまして
推奨動作条件では
0.0003mA(min)／1mA(max)
となっておりますが、電気特性のVoh/Volでは、Vcc=2.25V時に Isink/Isource=0.5mA となっています。
これは、推奨条件の電流は、電源電圧により引き込み/掃出し電流が
変化していくことを示しており、電源電圧2.25V以上時は、0.5mAの
電流の引き込み/掃出しが出来ると判断してよろしいでしょうか？
(それ以上流すとVolやVohの値が変化する)以上どうぞ、よろしくお願いいたします。
ご回答有難うございます。
100kohm台の抵抗を使用することをお勧めいただきましたが、
考え方の問題ですが、この場合の100kΩ台というのは、分割抵抗2つを
直列に接続した場合の合成抵抗値とみても良いのでしょうか？例えば電源側を100k、GND側を22Kなどどした場合、合計なら122K
ですが、個別でみるとGND側は、100K台よりは大分低いということに
なります。またはR1：100Kohm以上となるように、数10Kohmの抵抗を直列に接続し100Kohm以上とする
R2：100Kohm 上記と同様以上どうぞ、よろしくお願いいたします。
度々申し訳ございません。
100KΩ以上としていますのは、消費電流を抑える目的と、
SENSEの誤差も抑える目的（抵抗に電流が流れるとSENSEの電圧の誤差に影響する為）でしょうか。宜しくお願い致します。
毎度お世話になります。
ご回答有難うございます、了解いたしました。
毎度お世話になります。
度々申し訳ございません、
SN6505Aは、定常時 ダイオードD1とD2を両方動作させていますでしょうか。
それとも、片方のみ動作させていますでしょうか。
スイッチングを行う上で、
ダイオードが無かった（ショート状態）場合、後段へは過電圧がかかると思いますが、
認識は合っていますでしょうか。また、D1とD2のどちらか片方が切れている（オープン状態）場合、
D1とD2のどちらか一方のみで動作させる事になりますでしょうか。以上どうぞ、よろしくお願いいたします。
ご回答ありがとうございます。
承知いたしました、それででは、周辺回路（トランスやダイオード等）が
ショートした際の、SN6505Aの振る舞いについてはどうなるか解りますでしょうか。可能性でも構いませんので、情報いただければ幸いです。
以上どうぞ、よろしくお願いいたします。
ご回答ありがとうございます。
回路図を添付したつもりでしたが、うまく行かなかったようです。
再度、添付いたします。
宜しくお願いいたします。
ご回答有り難うございます。
了解しました、電源端子±VSがOFF（0V）の時のデータは無いと思いますが、
同じようなグラフとなるという理解で良いでしょうか。電源OFF時でも入力電圧によっては、
入力される電流、出力される電圧があるということですね。宜しくお願いいたします。
QT様
ご回答有り難うございます。
いただいた、図16の特性ですが電源電圧［±VS］に依存しないという理解で良いでしょうか。
宜しくおねがい致します。
