[Polnaref従業員]

guest様

メーカーが用意した「具体的な回路例」は御座いませんが、下記URLが参考にできると思います。
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/994807/tca9548a-does-tca9548a-support-slave-side-with-5v-pull-up-vcc-3-3v

Polnaref

[Polnaref従業員]

guest様

スレーブ側プルアップ電圧が、マスター側に出現することは御座いません。
IC内部はVpass電圧にクランプされて御座います。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

guest様

繰り返しになりますが、TCA9548Aは問題御座いません。
CPUが破損するか否かは、CPU側の仕様によります。ただ、一般的にはI2Cの専用BUSは5Vを許容できるように作られているケースが多く御座います。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

guest様

お問い合わせ頂きましてありがとう御座います。
可能です。
VDPUは電源電圧(VCC)に依存することなく、6Vまで許容できます。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

データシートのp1、「3 Description」に以下の記述が御座います。

These devices are positive-edge-triggered D-type flip-flops with a direct clear (CLR) input.
Information at the data (D) inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock (CLK) pulse.
Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse.
When CLK is at either the high or low level, the D input has no effect at the output.

この記述によりますと、入力されたデータは、セットアップ時間（ホールド時間も同様と推測します）を守れば、クロックの立ち上がりエッジをトリガーにしてQ端子に出力されます。　
クロックがHigh、乃至LowではDの入力は無視される様です。

御参考になれば幸で御座います。
Polnaref

• この返信は3 年、 4 ヶ月前に  Polnaref さんが編集しました。
• この返信は3 年、 4 ヶ月前に  Polnaref さんが編集しました。

[Polnaref従業員]

maida様

【御質問】
TPS54A24以外の降圧コンバータでも、、、抵抗によりENの閾値をVoutより高い電位に設定した方が宜しいでしょうか？
【回答】
セオリーとしてそのようにお使い頂くことをお勧め致します。

【御質問】
Coutに電荷が十分にある状態でVinが急峻に低下した場合に、Coutの電荷がHigh側FETのボディーダイオードを導通することを防げないのではないでしょうか？
【回答】
IC単体では防げません。
例えば動作中にVin-GND間短絡が発生し得る状況、つまりCinの電荷さえ0にするほどの引き込みであれば対策は必須と考えます。
Vinが短絡ではなくOpen(断線等)による停止であれば、低下の速度は緩やかなので対策は不要と思われます。

Polnaref

• この返信は3 年、 6 ヶ月前に  Polnaref さんが編集しました。
• この返信は3 年、 6 ヶ月前に  Polnaref さんが編集しました。

[Polnaref従業員]

maida様

お問い合わせ頂きましてありがとう御座います。

【御質問】
データシートに記載されている内容から、100% Duty Cycle Operationの
とき、BOOT-SW間のBOOT capacitorは放電と充電を繰り返すイメージで
合ってますでしょうか？

【回答】
High側FETのOff時間が200nsec未満となる条件下にてBOOT capacitorの電圧が2.2V以上の場合に100% Duty Operationとなります。
BOOT capacitorの電圧が2.2Vをしたいと思います問い合わせ頂きましてありがとう御座います。

【御質問】
データシートに記載されている内容から、100% Duty Cycle Operationの
とき、BOOT-SW間のBOOT capacitorは放電と充電を繰り返すイメージで
合ってますでしょうか？
【回答】
御認識の通りです。
High側FETのOff時間が200nsec未満となる条件下にてCboot(BOOT capacitor)の電圧が2.2V以上の場合に100% Duty Operationとなります。
但しCbootの電圧は徐々に低下するため、電圧のリフレッシュ(再充電)が必要となります。
Cbootへの再充電にはLow側FETのON動作が必須のため、永続的な100% Dutyにはなりません。

【御質問】
また、BOOT capacitorが2.2V近くまで放電すると、high-side MOSFETの
On抵抗が増え、電源ICの損失が増えませんでしょうか？
【回答】
具体的なデータが無いため、数値を提示することはできませんが、Cbootの電圧が低下した際には内部FETのRonは上昇するため、効率は低下致します。

【御質問】
入力電圧が12VからUVLO検出するまでの間TPS54A24はどのような
動作になりますでしょうか？100% Duty Cycle Operationとなりますでしょうか？
【回答】
Vin=12V,Vout=5Vを条件にシミュレーションを走らせた結果をお知らせいたします。
(※TINA-TIを使用。負荷は抵抗負荷となります。)
Vin=5.33Vまで低下したところで100%-Duty動作に移行いたします。
しかしその後、直ぐにVin≒Voutとなり、Vinの低下に伴いVoutも低下致します。
Vin=4.29VでUVLOが作動しPGがLowとなります。

【御質問】
VIN ＜ VOUTとなったときTPS54A24が故障する恐れはないでしょうか？
【回答】
Coutに電荷が十分にある状態でVinが急峻に低下した場合、Coutの電荷がHigh側FETのボディーダイオードを導通し、発熱により破損する可能性が御座います。
従いましてENピンはOpenではなく、抵抗によりENの閾値をVoutより高い電位に設定することをお勧め致します。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

aikawa様

御問合せ頂きましてありがとう御座います。
EnableピンをGNDに直結してもデバイスは破損いたしません。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

aikawa様

お問い合わせ頂きましてありがとう御座います。
回路図の御提供、並びに数点波形を御撮り頂きたく存じます。つきましては今後のやり取りは担当者とのメールで行って頂けますでしょうか。
弊社担当から追ってご連絡させて頂きます。

Polnaref

[Polnaref従業員]

aikawa様

FBピンに流れ込む電流は、漏れ電流も含めて0.1uA(max)となります。
データシートの「Ilkg(FB)」の欄を御参照頂きたく存じます。

Polnaref

[Polnaref従業員]

aikawa様

はい、その御認識の通りです。
全ての周囲環境温度、動作モード、負荷条件等を考慮し、22uFが推奨されて御座います。
データシートに記載されている電気的特性はCout=22uFにて定義されております。

Polnaref

[Polnaref従業員]

aikawa様

お問い合わせ頂きましてありがとう御座います。
PSMにて安定的な動作を実現する為に必要な容量として、22uFが推奨されて御座います。
「7.3.1 Power Save Mode」の項を御参照頂きたく存じます。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

aikawa様

御問合せ頂きましてありがとう御座います。
一般論となりますが、分圧抵抗を流れる電流の1/1000程度となります。
データシートのp1に御座います回路例を参考にした場合、分圧抵抗を流れる電流は
　　1.8V / 360kΩ = 5uA
5uAとなります。
この内、
　　5uA / 1000 = 5nA
5nA程度がFBピンに流れ込んでると考えて頂きたく存じます。
FBピンに流れ込む電流が大きい場合、出力電圧の誤差が大きくなります。

御参考になれば幸で御座います。
Polnaref

[Polnaref従業員]

maida様

POWERHOLDは起動後8秒で自動シャットダウンが行われるのをキャンセルするための機能であるため、
先の回答通りとなります。

POWERHOLDの取り扱いには下記URLが参考にできると思われます。
https://e2e.ti.com/support/power-management/f/power-management-forum/480369/tps659037-powerhold-mode/1890922?tisearch=e2e-sitesearch&keymatch=TPS659037%25252520powerhold#1890922

Polnaref

[Polnaref従業員]

maida様

POWERHOLDは起動後8秒で自動シャットダウンが行われるのをキャンセルするための機能であるため、
先の回答通りとなります。

POWERHOLDの取り扱いには下記URLが参考にできると思われます。
https://e2e.ti.com/support/power-management/f/power-management-forum/480369/tps659037-powerhold-mode/1890922?tisearch=e2e-sitesearch&keymatch=TPS659037%25252520powerhold#1890922

Polnaref

[投稿者]

投稿