フォーラムへの返信

15件の投稿を表示中 - 91 - 105件目 (全194件中)
  • 投稿者
    投稿
  • 返信先: LM3478MM 起動電流 #10046

    Polnaref
    従業員

    wdwune様

    LM3478のソフトスタート期間は電源投入から4msecですが、負荷電流が加わることで伸びます。
    ②はCoutへの充電電流と負荷電流が非常に近い状態にあり、かつVoutが設定値に未達なため、ソフトスタートが継続している期間となります。
    ③の跳ね上がりについてですが、インダクタ電流が飽和している可能性が御座います。飽和時には過電流トリップによりスイッチングが停止するため、結果FET_Off時間となりCoutへチャージされ、出力電圧が持ち上がっていると考えます。

    Polnaref

    • この返信は4 年、 7 ヶ月前に  Polnaref さんが編集しました。
    返信先: FRA測定結果について #10045

    Polnaref
    従業員

    saito05212様

    御確認頂きましてありがとう御座います。

    >> 電子負荷接続の寄生インダクタンスの影響もあるかと思いますが、基板搭載部品による実負荷も
    >> 純粋な抵抗成分とは言えず、負荷変動の影響にて低周波域での位相特性に同様の影響があると
    >> 考えてよろしいでしょう。

    能動素子がある場合には位相特性に影響を与えます。一定の負荷電流、または抵抗負荷にて測定して頂きたく存じます。

    以上、宜しく願い申し上げます。
    Polnaref

    返信先: LM3478MM 起動電流 #10022

    Polnaref
    従業員

    wdwune様

    メーカーより1次回答が御座いましたので御報告申し上げます。

    LM3478はスタートアップ時にfswと最大ピーク電流に対し制限を設けます。
    fswが設定値よりも低くなるため、負荷電流を引いた状態ではインダクタに導通する電流のピーク値,RMS値が増大し、結果Dutyを絞ります。
    昇圧コンバータはFET_OffのタイミングでCoutに電荷を充電することにより出力電圧を持ち上げますが、電流の増加によりVinが低下しますと、更にDutyが広げられるため、出力電圧は持ち上がりにくくなります。
    従いまして、「FET_OfでCoutに蓄えられる電荷」と「負荷電流」が同程度の状態では、スタートアップに要する時間は長くなります。

    以上、御参考になれば幸で御座います。
    Polnaref

    返信先: TPS40200の電源要求について #9977

    Polnaref
    従業員

    maida様

    コネクタからの距離ではなく、入力電圧源(入力電源)からの距離にて御判断頂きたく存じます。
    特に入力電圧の経路に、ケーブル等の比較的大きな寄生インダクタンスが存在する場合、過渡的な電流の応答があった際には入力電圧が大きく揺らされます。
    電解コンデンサは寄生インダクタンスの影響を小さくする効果が望めます。

    御参考になれば幸で御座います。
    Polnaref

    返信先: TPS40200 評価ボード 部品の用途について #9976

    Polnaref
    従業員

    maida様

    >> 0.2~0.3V越えてもIC破損の原因になりますでしょうか?
    故障原因となります。
    如何なる条件であっても絶対最大定格超えている場合には許容いたしかねますこと、御了承頂きたく存じます。

    Polnaref

    返信先: TPS40200のmax電流について #9974

    Polnaref
    従業員

    maida様

    平均電流でディレーション可能です。例えば10Vin,5VoutならDutyは50%なので1回のスイッチングで流せる電流のピークは倍になります。
    Gate抵抗0Ωの場合、理論上Drive電流は瞬間的には無限大となりますが、実際にはFETのGateに寄生抵抗があり、またQgが小さければ電流はその容量を満たす一瞬しか流れないため、平均電流は僅かです。
    上記のGate抵抗の考え方は、・Qgが非常に大きいFETで・fswが低く・Dutyが広い(Vin-Vout間電圧差が小さい) 設計に適用されます。
    つまりどのようなFETを使用し、入出力条件とスイッチング周波数により、Gate抵抗の有無は変わります。

    Fig31の設計について考察してみました。
    Vin:8V
    Vout:3.3V
    Iout:2.5A -> Duty=41.25%
    fsw:297.6kHz -> Tcycle=3.36usec Ton=1.39usec Toff=1.97usec
    FET:FDC654P Rg=6Ω Qg=9nC(Vgs=10V)
    FETのTurn-Off_Delayが20nsec(max)で、Qgに9nCの電荷を蓄えるとVgsが-10V(On)から0V(Off)になりますので、Gate_Drive回路に必要な電流供給能力Igateは
     Igate=Qg/Toff=9nC/1.97usecc=4.57mA
    4.57mAですので、TPS40200で十分に補えるため、またFET自体に6Ω程度の抵抗があるため、外付けGate抵抗は基本的に不要と思われます。

    参考として900pFの容量と6Ωの抵抗で構成されたRCフィルタに、振幅10V(傾斜20nsec)1MHzの矩形波を入力した際の電流をシミュレーション致しました。添付画像を御参照ください。
    電流のパルス幅は約60nsecでピークが230mAです。1MHzでも平均(引き抜き電流は除く)で11.5mAなので、周波数が1/3であれば平均電流も1/3になりますので、凡そ計算値と合致致します。

    御参考になれば幸で御座います。
    Polnaref

    Attachments:
    返信先: LM3478MM 起動電流 #9968

    Polnaref
    従業員

    wdwune様

    回答に時間を要しており、誠に申し訳御座いません。
    現状、メーカーへ幾度か質問を送っていますが、未だ満足な回答が得られておりません。
    再度回答請求しておりますので、今暫く御待ち頂きたく存じます。

    Polnaref


    Polnaref
    従業員

    maida様

    ■回答1
    Vinが頻繁に変化し、且つVinの最大値がFETのVgs_max(ディレーション含む)以上になる場合には、ツェナークランプがあったほうが良いかもしれません。
    ■回答2
    絶対最大定格にてVinと規定されているため、Vinを超える電圧の印加は許容いたしかねます。御了承頂きたく存じます。

    御参考になれば幸で御座います。
    Polnaref

    返信先: TPS40200軽負荷時の動作について #9946

    Polnaref
    従業員

    maida様

    一般的なDC/DCにおきましてパルススキップのような「軽負荷時効率改善機能」を有するICにて、例えば定格3A出力の電源回路で、1mAの出力電流条件時にてボード線図をプロット致しますと、出力電圧が完全に静定(安定)していてもクロスオーバー周波数が高め、且つ位相余裕低めとの測定結果となってしまいます。
    軽負荷(無負荷)時の安定性(位相余裕度)は、ICの制御特性よりも出力コンデンサの容量に依存致します。

    >> FB制御ループの安定性は確保されるのでしょうか?
    上記の理由の通り、多くの電源ICでは軽負荷における「安定性の確保」はされておりません。
    出力電流が過渡的に変化することが予想される場合にはCoutを大きく、Lを小さく、fswを高めに設定することをお勧め致します。

    Polnaref

    返信先: TPS40200のmax電流について #9945

    Polnaref
    従業員

    maida様

    Gate抵抗に関しまして、具体的な抵抗値の指針は御座いませんが、電流値の目安はデータシートp5[Gate Driver]に記載の値が参考にできます。
    Gate_Drive回路は125mA(min)の電流ソース能力とと200mA(min)の電流シンク能力を有しており、この電流値を上回るとGate電圧(8Vtyp)が低下、FETのスイッチング速度が致します。
    Gate電圧の最小値は6Vなので、それぞれ電流値で割りますと、Gate抵抗は
     6V/125mA=48Ω
     6V/200mA=30Ω
    となります。
    実基板上では他の寄生成分/抵抗成分もありますので、付加するGate抵抗はさらに小さい値でも問題無い場合が多いです。

    御参考になれば幸で御座います。
    Polnaref


    Polnaref
    従業員

    maida様

    >> 頻繁に入力の電源をOn/Offしない装置では、SSpinに1MΩを接続する必要はございませんでしょうか?
    その御認識で問題御座いません。

    以上、宜しくお願い申しげます。
    Polnaref


    Polnaref
    従業員

    maida様

    御問合せ頂きましてありがとう御座います。
    御認識の通りに相違ございません。
    C6に電荷が残っている状態でスタートいたしますと、C6に充電が行われない期間は通常の動作となるため、正常な起動ができなくなる可能性が御座います。

    以上、宜しくお願い申しげます。
    Polnaref

    返信先: TPS40200のmax電流について #9934

    Polnaref
    従業員

    maida様

    御指摘の通り破損する可能性が御座います。そのため、寄生容量の大きなFETを使用する際にはFETのGateに抵抗を入れ、Gate電流を制限する必要が御座います。
    副作用としまして、スイッチング時のVdsの傾斜が顕著になるため、スイッチ損が増大致します。その結果FETがどれだけ発熱するのか、放熱はどのように行うのか、等ご検討頂きたく存じます。

    Polnaref

    返信先: FRA測定結果について #9909

    Polnaref
    従業員

    saito05212様

    測定条件、測定環境を確認させて頂きたく存じます。
    ・注入抵抗は何Ωでしょうか?
    ・正弦波200mVpeakはやや大きすぎる印象です。50mV,100mVで様相は変化致しますでしょうか?
    ・電子負荷の抵抗モードは随時補正をかけ微小ながらもスイッチング動作を繰り返します。ICのVoutから電子負荷までの経路にケーブルなどによる寄生インダクタンスがありますと、低周波域で位相の「進み」が発生する可能性が御座います。Coutの直近に純粋な抵抗にて負荷電流の経路を設け、再測定を行って頂けますでしょうか?

    お手数をお掛けしまして申し訳御座いませんが、宜しくお願い申し上げます。

    Polnaref

    返信先: TPS40200のmax電流について #9908

    Polnaref
    従業員

    maida様

    FETの使用可否は寄生容量そのものの値ではなく、Vds電圧とTurn_ON/OFF時間、その間に導通する電流の積で現わされる電力損失(FETのスイッチ損)が、FETのTj(ジャンクション温度)上昇に対しどれだけ影響するか、で判断するべきと存じます。
    Ronが小さいFETは、QgやCissが大きくTurn_ON/OFF時間が伸びる傾向にありますが、fswが低ければスイッチ損は低減するため、発熱も抑えられます。
    fswが高くスイッチ損が大きくとも、シートシンクや強制空冷等の放熱機構があればTjの上昇は抑えられます。

    紋切り型の回答で恐縮ですが、使用環境や周辺回路、設計/設定等を考慮の上、御判断いただきたく存じます。

    Polnaref

15件の投稿を表示中 - 91 - 105件目 (全194件中)