[saito05212参加者]

Polnaref様

ご回答ありがとうございます。

FRA波形乱れの原因が出力電圧を一定に保つために、FB端子に出力電圧補正用のフィードバックループに
ある事が分かり、該当の出力電圧補正を無効にしたところFRA波形が正常になりました。

ご協力頂きまして、誠にありがとうございます。

以上です。

[saito05212参加者]

Polnaref様

ご回答ありがとうございます。

・注入抵抗は何Ωでしょうか？
⇒51Ωとなります。

・正弦波200mVpeakはやや大きすぎる印象です。50mV,100mVで様相は変化致しますでしょうか？
⇒正弦波入力の電圧値はどれ位の値を入力するものなのでしょうか。
　弊社は過去の実績から同等の正弦波入力としており、結果が思わしくないからと言って
　数値を変更して、結果を抑え込むのは得策では無いと考えております。
　とは言え現状の数値に特に強い根拠ああるものでは無いので、数値を決定する
　際に考慮するパラメータ等をご教授頂ければ幸いです。

・電子負荷の抵抗モードは随時補正をかけ微小ながらもスイッチング動作を繰り返します。ICのVoutから電子負荷までの経路にケーブルなどによる寄生インダクタンスがありますと、低周波域で位相の「進み」が発生する可能性が御座います。Coutの直近に純粋な抵抗にて負荷電流の経路を設け、再測定を行って頂けますでしょうか？
⇒先の返信でも記載させていただきましたが、FRA波形は基板搭載の実負荷(FPGA)＋電子負荷
　の構成にて評価した結果となります。
　電子負荷接続の寄生インダクタンスの影響もあるかと思いますが、基板搭載部品による実負荷も
　純粋な抵抗成分とは言えず、負荷変動の影響にて低周波域での位相特性に同様の影響があると
　考えてよろしいでしょう。

以上です。
ご回答よろしくお願い致します。

[saito05212参加者]

Polnaref様

ご回答ありがとうございます。

・TPS736と負荷の間にFETのスイッチが御座いますが、このFETを完全ショートにした状態も同様の特性を示すかお試し頂けますでしょうか？
⇒先に添付したFRA波形は排他制御している片側のFETを完全にショートした状態での波形となります。

・負荷には何をお使いでしょうか？もし電子負荷であれば、純粋な抵抗負荷に変えてお試し頂けますでしょうか？
⇒負荷としては基板上に実装されている各種デバイス(FPGA等)負荷と、それだけでは設計値負荷に足りない
場合には電子負荷を追加でつないでいますが、電子負荷は抵抗負荷モードで動作させておりますので、
純粋な抵抗負荷の認識です。

[saito05212参加者]

Polnaref様

ご回答ありがとうございます。

・TPS736への入力電圧は何Vでしょうか？
　⇒3.3Vとなります。
・TPS736が付き合わせのFETを経て結線されていますが、並列動作でしょうか？それとも切り替えでしょうか？
　⇒切り替え動作です。
・TPS736の入力にコンデンサは御座いますでしょうか？
　⇒10uF + 1uFのセラミックコンデンサを入力コンデンサとして用意しています。

[投稿者]

投稿