フォーラムへの返信
-
投稿
-
回答を得ましたので以下に報告致します。
特性保証するものではなく参考情報となります事ご了承ください。
– Propagation delay = 80ps (TYP)
– Channel to Channel skew < 10ps (TYP)
– Device to Device skew < 25ps (TYP)Group A/Bでの差はなく、各Channelとして見て頂ければと思います。
以上、よろしくお願い致します。
Kawai
お問い合わせの件、確認させて頂きますので、少々お時間を頂けます様お願い致します。
よろしくお願い致します。
Kawai
お問い合わせありがとうございます。
CDCE913 の SSC Modulation Shape ですが、Triangular で固定となります。
恐れ入りますが、よろしくお願い致します。
Kawai
「CDCI6214の仕様確認1」に回答させて頂きましたが、
製品部へ確認致しましたところ、
CDCI6214のFODとSSC機能は使用できないことが判明致しました。メーカー様にてデータシートを改版予定とのことです。
大変申し訳ございませんが、本製品はInteger-N PLL（SSC機能なし）とお考え下さい。
恐れ入りますが、宜しくお願い致します。
Kawai
お問い合わせの件、製品部へ確認致しました。
結論から申しますと、CDCI6214のFODとSSC機能は使用できないことが判明致しました。
メーカー様にてデータシートを改版する予定とのことです。大変申し訳ございませんが、本製品はInteger-N PLL（SSC機能なし）とお考え下さい。
ご要求仕様をご連絡頂ければ、該当製品をご案内致しますので、
メール頂ければと存じます。Kawai
大変お待たせ致しました。
確認の結果、ClockDesignToolというツールを使用することで、
シミュレーションすることが可能とのことです。
（Toolが多岐に渡りご迷惑をおかけします）http://www.ti.com/tool/CLOCKDESIGNTOOL
以下、27MHz IN → 27MHz OUTのシミュレーション結果を
貼り付けますので、ご参考ください。
（初段PLLの外付けVCXOは27MHz設計です）以下の結果では+5dB弱＠1000ps Delayでした。
尚、補足ですが、Reference Clock、及び、外付けVCXOの
位相ノイズ情報を入力しておりませんので、
位相ノイズ特性としては理想的なものが表示されています。
シミュレーションされる際は、それぞれご入力頂けます様お願い致します。①Delay Bypassed
② 500ps Delay
③1000ps Delay
以上、よろしくお願い致します。
-
この返信は4 年、 10 ヶ月前に
Kawai さんが編集しました。
お問い合わせありがとうございます。
本件、製品部へ確認しておりますので、少々お時間を頂きたく存じます。
恐れ入りますが、宜しくお願い致します。
本件、お時間を要してしまい申し訳ございません。
製品部へ確認が取れましたので、以下に報告致します。－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
・Core Current ： 使用するモードに応じたものを選択頂きます
・EN_TRACK ： HOLDOVER_MODE=2 (Enable)のときに加算頂きます
・Base Clock Distribution ： CLKoutX_Y_PD=0 が1つ以上ある（いずれかの出力がEnable）場合、一度だけ加算頂きます
・CLKout Group ： 使用するグループの数だけ加算頂きます（最大6グループ分）
・Clock Divider / Digital Delay ： 通常は25.5mA/グループで算出しますが、そのグループ内でDivider/Delay設定がExtended Modeに該当する場合、29.6mAを代わりにご使用頂きます。
使用するグループの数だけ加算頂きます（最大6グループ分）・Clock Ouput Buffers ： 使用するチャンネルの数だけインターフェースに合わせて加算頂きます
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
上記にて回答となりましたでしょうか？
ご確認の程、よろしくお願い致します。
Kawai
お世話になります。
本件、確認致しておりますので、少々お時間を頂けます様お願い致します。
Kawai
尚、補足ですが、お考えのように出力ポートを分散頂いた方がジッタ特性は良くなると考えます。
また、電源設計に関してはデータシートに記載のようにフェライトビーズで分離されることを推奨します。
Figure 40に一例がございますが、CLKOUTxの電源は同じ周波数である限りグループ化が可能です。
こちらに関しても、10.1.1.1項をご参考ください。
よろしくお願い致します。
Kawai
お世話になります。
お問い合わせの件ですが、出力ポートはご自由にご選択頂けます。
注意点としまして、2点コメントさせて頂きます。
①
LVCMOS出力ををご使用になる場合、
コンプリメンタリLVCMOS出力、LVCMOS(Norm/Inv) または LVCMOS(Inv/Norm)を
選択頂くことで、スイッチングノイズやクロストークの影響を低減することが可能です。
未使用側の出力はOPEN処理頂けます。データシート（SNAS489K） P.125 10.1.1.1 項をご参考ください。
②
0-Delayでご使用になる場合、
必ず、最も低い周波数を位相比較器へFeedback頂く必要がございます。データシート（SNAS489K） P.42 ”8.3.10 0-Delay Mode” の項をご参考ください。
Kawai
-
この返信は4 年、 10 ヶ月前に
はい、基本的にご認識の内容で問題ございません。
Default Startup Clock のCLKOUT3, CLKOUT4, OSCOUTに出力順の定義はございませんので、
その点はご了承ください。引き続き、ご検討の程よろしくお願い致します。
お世話になります。
ご質問の件ですが、PDNのプルアップされる電源が完全に独立した電源である場合、
電源シーケンスによっては、LMK03328のVDD_xx電源よりも先に起動してしまう
こともあると思われます。この場合は、絶対最大定格を逸脱しますので、
完全に動作保証できなくなってしまいます。一例として記載されているように、もし、電源シーケンスが守れない場合、
デバイスのPORが正常に終了することができず、正常起動できない可能性が
考えられるかと思います。通常、PDN端子の外部制御は不要ですが、どうしても電源シーケンスが守れないような場合は、
PDN端子を外部制御しPDNをトグルする、または、Software Reset（R12.7）のトグルにより、
PORのシーケンスを再度走らせることが可能です。以上、宜しくお願い致します。
-
この返信は4 年、 11 ヶ月前に
ご質問の件、以下にコメント致します。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
[Q1]
承知しました。念のためのご確認よろしくお願いいたします。【回答】
確認が取れ、間違いございませんでした。
尚、起動直後のCLKOUT4に関しては、
電気的特性に周波数の記載がございました。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
[Q2]
nominal frequencyは、OSCin freqが 内部VCOを通過したものと認識しましたが正しいでしょうか。【回答】
CLKOUT4のみ内蔵VCOのFreeRun動作となります。起動時の詳細動作は、それぞれのブロックのレジスタ初期値から
読み解いて頂ければと存じます。■ CLKOUT4
・OSCMux2はVCO側に接続
・VCO Dividerは未使用
・Output Divider = 1/25■ CLKOUT3
・OSCMux1はOSCin側へ接続
・Output Divider = 1/1■ OSCout
・OSCout_MUXはOSCinへ接続（Dividerなし）－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
[Q3]
”Default Startup Clocks” に記載の起動は レジスタアクセス前(電源起動直後の動作)であり、レジスタ設定必須な Tunable Crystalではなく、External VCXOを使う必要があると認識しましたが正しいでしょうか。【回答】
ご質問の意図が理解できませんでした。レジスタ設定をしなければ、Tunable Crystal / VCXOのいずれであっても
意図通りの周波数は出力できません。通常の使い方は、
電源起動 → レジスタ設定 → 意図通りの動作（正常動作） の順となります。Default Startup Clocks記載は、文字通り、
上記手順のレジスタ設定する前の初期状態（電源を入れただけの状態）で
LMK04208のCLKOUT3, CLKOUT4, OSCOUTがどのようなクロックを
出力しているかを説明しています。ご理解頂けましたでしょうか？
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
[追加質問]
｢Pull In Rangeに関しましては、数値が大きいと位相ノイズ特性が悪くなる傾向となります。VCXOの位相ノイズ性能についてもご確認ください。｣ とありますが、可能であれば 位相ノイズの期待値を ご教示いただけませんでしょうか。【回答】
システムが要求される位相ノイズに依存しますので、
一概に期待値がこの値であると定義することはできません。LMK04xxxシリーズはジッタ―クリーナーとして使用し、
REFCLKのIn-band（オフセット周波数の低いところ）の位相ノイズ特性を
改善するために、VCXOを用いて、PLL1のループ帯域を境に位相ノイズ特性を
REFCLKからVCXOへ載せ替えると考えて頂ければ良いと思います。
同様にPLL2のループ帯帯域を境にVCXOからVCOの位相ノイズ特性に載せ替えます。一例として、評価ボードに採用されているEpson VG-4513CA-122.8800M-GFCT3を
使用した際の、クロック出力位相ノイズ特性がUser Guideに示されていると思いますので、
そちらをご参考ください。もちろん、位相ノイズ特性の悪いVCXOを使用すれば、クロック出力の位相ノイズは悪化します。
選定の際は位相ノイズ特性を重視してください。－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
以上、よろしくお願い致します。
追加のご質問の件、以下に回答致します。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
(1-1)ご算出いただきました fvco =2700MHz での使用とする場合には 問題ないという認識で正しいでしょうか。(fvco =2750 ～3072 が必須と ご回答いただきましたので fvco =2700MHzでの使用を予定しています。)
【回答】
上述の通り、LMK04208のVCO周波数動作範囲は2750～3072MHzですので、
2700MHzは推奨動作範囲外となり、動作保証できません。従って、ご使用頂けません。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
(1-2)LMK04208の選定は、入出力【入力(27MHz x2系統、On Board TCXOと他基板入力)、出力(シングルLVCMOS 75MHz x1系統、LVDS 27MHz x4系統)】と それ以外【入出力27MHz間を 0-delayとする、他基板入力27MHzに対して 位相調整(遅延付加)する】を希望仕様とした為です。
【回答】
0-Delay要求がポイントになると思います。同じLMK04xxxシリーズでしたら、
LMK04803は、VCO周波数範囲が1840～2030MHzとなっており、
27MHzと75MHzの公倍数である2025MHzでのご使用が可能です。■ LMK04803製品ページ
http://www.ti.com/product/LMK04803－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
(3)TICS Pro でのエラー表示ではなく、datasheetの記載から 各設計値が推奨範囲内にあるか確認して 設計する様に致します。
ちなみに評価ボードの購入を検討しているのですが、実動にて確認というのも1つの方法となりますでしょうか。【回答】
動作を理解する上で、評価ボードでの動作確認はとても参考になると考えます。
是非ご検討頂ければと存じます。
ただし、推奨動作範囲内で使用することが大前提となりますので、
今回の周波数要求においては、LMK04208は推奨できません。LMK04803をご検討頂ければと存じます。
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
以上、よろしくお願い致します。
-
この返信は4 年、 10 ヶ月前に
