フォーラムへの返信
-
投稿
-
nakagawa様
お世話になっております。
本件続報をご連絡下さりありがとうございます。
状況理解致しました。
宜しくお願い致します。Undertale
nakagawa様
お世話になっております。
本件ご返信下さりありがとうございます。
貴社ご評価で範囲内という事でございましたら波形の確認は、
また別の事象など確認された際、再度ご評価結果をお伺いできればと考えます。
各種波形ご取得についてお手数をおかけし申し訳ございませんでした。
宜しくお願い致します。Undertale
nakagawa様
ご説明下さりありがとうございます。
すでにご確認いただいている状況とお察ししますが、
V(MAXSYS_REG_ACC)の精度はデータシートP6 でのご紹介の通り、
±2％(＠13.504V)となります。
こちらはターゲット電圧の精度となり、スイッチングタイプの充電制御ICであるため、
こちらにスイッチングのリップルや出力LCの影響が上乗せされる形になると考えます。
出力電圧に負荷を追加しパルススキップさせない状況でテストいただいたとお伺いしておりますが、
Vsys波形はどのような状況でしょうか。
13.5Vに近づくことが無いとお伺いしておりますが、実際の波形の状況をご教授いただく事は可能でしょうか。
お手数をおかけし申し訳ございませんが宜しくお願い致します。Undertale
nakagawa様
ご確認ご返信下さりありがとうございます。
追加試験に関しまして、充電電流を0Aに設定いただいたとの事でございますが、
その際の実際の電池電圧はどの程度となりますでしょうか。また、本件に関しましてもお手数をおかけし申し訳ございませんが、
充電電流(システム電流)、BAT端子、PHSE端子、BATDRV端子波形をご教授いただけないでしょうか。
また回路構成はデータシートP43 Figure 36. bq24773 Typical Schematicに近しい状態という理解で
正しいでしょうか。何卒宜しくお願い致します。
Undertale
nakagawa様
波形についてご確認下さりありがとうございます。
ご確認いただいた波形の通り、負荷が軽い場合、本デバイスはパルススキップ動作を行い、
スイッチングロスを減らし高効率を目指した動作を行い、
その結果、設定ターゲット値に対してピーク電圧は高い傾向となります。
上記背景でMax Charge Voltageの出力誤差が大きく観測されている状況となります。
FBとしては所定の電圧となるよう動作しておりますが、負荷が軽いため、
電荷が抜けず、電圧が若干持ち上がる動作となります。
対策としては出力側コンデンサを追加いただき電圧の持ち上がりを緩和いただく事が挙げられます。何卒宜しくお願い致します。
Undertale
-
この返信は3 年、 8 ヶ月前に
Undertale さんが編集しました。
nakagawa様
本件お問い合わせ下さりありがとうございます。
BQ24770自体のMax Charge Voltage精度としてはデータシートP7
記載の通り、V(BAT_REG_ACC)は±0.5％となります。
こちら、バッテリー電圧をセンシングしている17ピン BAT端子の電圧状態及び、
波形はどのような状況でしょうか。
電圧が設定値より持ち上がっている際の充電電流(システム電流)、BAT端子、PHSE端子、BATDRV端子の
波形及び周辺回路情報をご教授いただけないでしょうか。
お手数をおかけしますが何卒宜しくお願い致します。Undertale
お世話になっております。
周辺部品のご検討並びに波形のご取得ありがとうございました。
本件承知いたしました。
お手数をおかけしますが引き続きご評価、ご検討よろしくお願い致します。Undertale
nakagawa様
お世話になっております。
波形のご取得並びにコンデンサ追加のご検討ありがとうございます。
現在電解コンデンサを追加していておりますがESRの低いセラミックコンデンサを
代わりに追加いただくことで変化はございますでしょうか。
また応答特性改善の観点で以前にご紹介させていただいたインダクタ定数のご検討に
関しましてもお手数をおかけしますがご検討いただければ幸いでございます。Undertale
nakagawa様
お世話になっております。
波形および周辺部品情報をご教授下さりありがとうございます。
ご質問1のWDTによるリセット後の復帰動作について確認を取らせていただきましたが、
IC自体の内部設定によるスルーレートの制限はできないICとなります。
そのため対応策としましては周辺部品の調整となり、先日お伝えしましたシステム側出力コンデンサの追加及び
インダクタ定数の調整(現状の8.2μH→2.2μH程度)をご検討いただければ幸いでございます。また、ご質問2に関しましても対策案としてはシステム側コンデンサの追加となります。
本件お手数をおかけしますが上記追加部品および定数変更でのご検討を
宜しくお願い致します。Undertale
nakagawa様
波形についてご教授下さりありがとうございます。
弊社理解が不足しており申し訳ございませんが、
WDT時のスルーレートとご連絡いただいている部分は、
WDTによるリセット後の復帰動作を指しているという理解で正しいでしょうか。
またCH2はシステム電圧という理解で正しいでしょうか。コンデンサ追加の件に関しましてはご検討よろしくお願い致します。
他にご教授いただきたい内容としましてはご使用いただいている外付けFET種および
もしFETに抵抗等接続されているようでしたらそちらをご教授いただければと考えます。何卒宜しくお願い致します。
Undertale
nakagawa様
本件お問い合わせくださりありがとうございます。
お問い合わせ1について問題になっている電圧変動のスルーレートが早い状態と
外部からの変更を加えた電圧変動の波形をご教授いただくことは可能でしょうか。お問い合わせ2について電圧の跳ね上がり状況を確認させていただきたく、
波形情報(PHASE、VSYS、VBAT波形)をご教授いただけないでしょうか。お問い合わせ1にも関わりますが、電圧変動を緩和するために
出力コンデンサを追加いただくことは可能でしょうか。
周辺回路図情報も可能な範囲でご教授いただければ幸いでございます。宜しくお願い致します。
Undertale
nabecim様
お世話になっております。
貴社にて確認されたアナログ入力（X±、Y±）からの
ESD侵入によりラッチアップによる過電流発生に関しましては、
IC内部のESD保護ダイオードが絶対最大定格を超える過電圧によりONし、
ラッチアップ及び過電流を招いているものと考えます。
その為、ご記載いただいた入力電圧(ESD試験時の電圧)をクランプしていただく事が
推奨の対策となります。上記背景からVCC自体から入力される電流値を制限することで、
保護ダイオードがONした際の電流を制限でき、
実機にてご確認頂いておりますラッチオフ現象の回避を実現できているものと考えます。
ただしTI社側に上記のような対策の実績が無く、懸念事項の提示はございませんでした。
現状の対策でにて電流は制限は成されておりますが、絶対最大定格を超えた使用方法になるため、
改めて耐圧の観点でESD保護素子やフィルターの導入をお勧めさせて頂きます。実装が困難とお伺いしている中恐縮ではございますが、
何卒宜しくお願い致します。Undertale
nabecim様
お世話になっております。
本件確認後折り返しご連絡させて頂きます。
少々お時間を頂ければ幸いでございます。
宜しくお願い致します。Undertale
nabecim様
お問い合わせありがとうございます。
GND自体の揺れについてはハーネス及びGNDプレーンのご設計に依存する為、
パターン設計の見直しなどをご検討頂ければと考えます。IC周辺の対策としては、GNDが揺れる際、各端子の状況に合わせ追加のコンデンサを
設置頂き、影響を緩和いただく事が挙げられます。
GNDへの静電気流入時、各端子の状況はどのような波形となっておりますでしょうか。
また揺れの周波数帯などは特定されていますでしょうか。
GNDが揺れる際の各端子の波形状況をご教授頂ければ幸いでございます。何卒宜しくお願い致します。
Undertale
nakagawa様
お世話になっております。
ご確認ご返信下さりありがとうございます。
TI社側へ確認しましたところ、GUI上のErrorとの事で、
修正版のGUI用 bq24770 configファイルをTI社側から入手致しました。
(弊社GUIで表示を確認したところ0x3CH部分は修正されておりました。)
こちらのファイルについて、本スレッドには添付することができず、
メールにて送付させて頂きたい状況でございます。弊社マクニカクラビスカンパニー担当者ともしメールのやり取り等ございましたら、
お手数をお掛けしますが担当者へご一報いただく事は可能でしょうか。何卒宜しくお願い致します。
Undertale
-
この返信は3 年、 8 ヶ月前に
