フォーラムへの返信
-
投稿
-
hi3807様
先ほどの回答で書きましたRθJAの値ですが、値がTPS92661のものでした。申し訳ありません。
正しくは、TPS92662の場合は26.2℃/Wでした。以上、よろしくお願いいたします。
hi3807様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。ICからの放熱データは、テスト基板（Cu4層の3インチ角のもの）を使った時の放熱を基本としております。ご存じのように、
ジャンクション温度はRθJA（25.7℃/W）から計算します。またΨJTは、このテスト基板に実装された条件でICの表面温度を測定し、
その温度からジャンクション温度を推定するために用いられます。このICの場合、ICの発熱は主にサーマルパッドから基板に伝達され
基板表面から放熱されるため、IC表面とジャンクション間の熱抵抗（ΨJT）は大きくはありません。すでに計算されておられるように、
ICで１W消費されている場合は、仮にICの表面温度が70.0℃の時は、ジャンクション温度は、Tj＝70℃＋1W×0.2℃/W＝70.2℃と
なります。
RθJC(top)はIC表面(top)に放熱板等を付けて使用する場合の熱抵抗です。このICでは通常この構成は取られませんので
計算では使われません。
詳細は下記URLの資料を御参照ください。JEDECに沿って確認された解説となっています。Semiconductor and IC Package Thermal Metrics
http://www.ti.com/lit/an/spra953c/spra953c.pdf併せて参考までに、前記SPRA953Cの一つ前の資料SPRA953Bの日本語訳を案内させて戴きます。前記SPRA953Cと前半部分は同一です。
参考資料：半導体およびICパッケージの熱評価基準（SPRA953B版の訳）
http://www.tij.co.jp/jp/lit/an/jaja448/jaja448.pdf以上、何卒よろしくお願いいたします。
hi3807様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。Ψjtについては、データシート、ページ6の6.4 Thermal Informationに表記がございます。
値としましては、0.2℃/Wとなっております。以上、何卒よろしくお願いいたします。
HIGA様、
回答が遅くなり申し訳ございません。TI社から回答が来ました。
１．このICは大変古いため、情報としてはデータシートに載っているものしかなく、申し訳ありませんがお問い合わせの周波数やパルス幅の情報はございません。また、”F @ Nom Voltage (Max) (Mhz)=35”という記述は、このICファミリが使っているプロセステクノロジーの一般的な対応周波数を書いており、SN74LS31の特性ではございません。
２．申し訳ありませんが、これらの遅延時間tpdの特性データはございません。
以上、何卒よろしくお願いいたします。
OZSHG1231様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。SN74LV14APW（PWパッケージ）のRθJAは、データシート(資料番号SCLS386K)のページ5にありますように、122.6℃/W（ICが1W消費すると122.6℃温度が上昇する）となっております。また7.3 Recommended Operating ConditionsでOperating free-air temperatureのMAXは125℃となっておりますので、25℃から考えると、ICの温度は100℃までは上昇しても問題ないということになります。
以上のことより、25℃での許容損失は、100/122.6≒815mWとなります。以上、何卒よろしくお願いいたします。
HIGA様
お問い合わせいただきありがとうございます。
本件の周波数条件や特性データの有無については、現在TI社のほうに確認中でございます。
回答が来次第ご連絡いたしますので、もう少しお時間をいただけますでしょうか。以上、何卒よろしくお願いいたします。
hi3807様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。1. VCCA=3.3V, VCCB=5Vでお使いと思いますが、動作時、これらの電圧は安定していますでしょうか。
安定していなければ、パスコンの容量を増やしてみてもらえますでしょうか。
2. LEDの電流を制限している抵抗を、TXB0108の直近に移動してみてもらえますでしょうか。
3. 2で安定しない場合は、抵抗のあとにコンデンサ（0.1uF、あるいは1uF程度）をTXB0108の
出来るだけ近くにつけていただきみてもらえますでしょうか。以上、何卒よろしくお願いいたします。
KATANA様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。SN74LVC1G97のデータシート（資料番号：SCES416N）、ページ５の電気的特性の
VT+の項目を見ますと、ハイレベルのしきい値はMAXで3.33Vとなっています。
3.3Vのロジックからの入力信号のHレベルは、MINでは3.3Vより下がる可能性があると
考えますので、SN74LVC1G97を使っての、3.3V→5Vのレベルシフトはお勧めできません。
もしロジックゲートをこのレベルシフトを行う場合は、TTLレベルが受けられる、
ABT,AHCT, HCT, ACTのシリーズから選ばれるのをお勧めします。ただ残念ながら、
このシリーズの中にはSN74LVC1G97と同じファンクションゲートはありませんので、
ゲート構成を再検討していただき、ゲートを選定していただくことになります。以上、何卒よろしくお願いいたします。
HIGA様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。OE入力信号の立上がり・立下り時間は、データシート（資料番号：SCES643F）、ページ５のΔt/Δv、B-port inputが適用になり、
VCCB=5Vレンジの場合は30ns/V(MAX)になります。OE入力信号の立上がり・立下り時間が遅いと、しきい値を通過する時間が長くなり
以下の資料にあります原因で、出力が3ステート状態と、駆動状態をくりかえす場合があります。Implications of Slow or Floating CMOS Inputs
http://www.ti.com/lit/an/scba004d/scba004d.pdfもしの立上がり・立下り時間が数usの遅い信号をロジック回路に入れる時は、以下の資料にありますように、
シュミットトリガバッファを使用することをお勧めいたします。Understanding Schmitt Triggers
http://www.ti.com/lit/an/scea046/scea046.pdf以上、何卒よろしくお願いいたします。
OZSHG1231様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。はい。TEST CONDITIONに温度とVCC電圧が規定されている場合は、MIN/MAXの差は個体差によるもの（個体差ばらつき）ということになります。温度がTA = –40°C to +85°Cとなっている場合は、個体差によるものに加え、温度による特性の変化も含んでいます。
以上、何卒よろしくお願いいたします。
OZSHG1231様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。はい。TEST CONDITIONに温度とVCC電圧が規定されている場合は、MIN/MAXの差は個体差によるもの（個体差ばらつき）ということになります。温度がTA = –40°C to +85°Cとなっている場合は、個体差によるものに加え、温度による特性の変化も含んでいます。
以上、何卒よろしくお願いいたします。
OZSHG1231様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。はい。TEST CONDITIONに温度とVCC電圧が規定されている場合は、MIN/MAXの差は個体差によるもの（個体差ばらつき）ということになります。温度がTA = –40°C to +85°Cとなっている場合は、個体差によるものに加え、温度による特性の変化も含んでいます。
以上、何卒よろしくお願いいたします。
Yu-ya様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。
SN74LVC1G97のIn0~2の入力端子はすべてシュミットトリガ入力となっているため、いずれの端子もスルーレートの制約はございません。以上、何卒よろしくお願いいたします。
HIGA様
お問い合わせいただきありがとうございます。
本件について以下のように回答させていただきます。経験的な意見になりますが、許容される量と考えます。
-0.5Vが規定されている理由は、端子の電圧がマイナスに下がると端子-GND間にあるESD保護ダイオード（GND側がアノード）を通じて電流が流れ、ダイオードが発熱して熱で壊れてしまうのを防ぐためです。いただいたマイナスに下がる電圧(約-0.863V)と時間(約60ns周期の中の1ns）程度であれば、経験的には許容される量と考えます。
このマイナス電圧が発生する原因としては、B4端子から先の部品につながるPCBパターン（あるいは配線）が持っているインダクタンス成分ですので、もしPCBパターン変更が可能であれば、配線の長さを短くすることや真っ直ぐにすることで、インダクタンス値を小さくなり、マイナスになる電圧や時間が短く出来ると思います。あと、このマイナスになる電圧や時間は、SN74CBT3251のスイッチングスピードでも変化し、スピードが速くなると大きくなります。またこのスイッチングスピードは、電源電圧が高く、温度が低いときに早くなりますので、その条件でも大きく変わらないことを確認されるのをお勧めいたします。
以上、何卒よろしくお願いいたします。
HIGA様
以下、前回の回答4で確認待ちの内容に対しての回答となります。
TI社に確認したところ、使わない端子はA側もB側も同じ電位に固定しますが、その時はVCCI（A側はVCCAになり、
B側はVCCBになります）、あるいはGNDにつなぐ場合は、直接つないでいただいて問題ないということでした。以上、何卒よろしくお願いいたします。