IDLEパターン出力について

[HIGA従業員]

IDLEパターン出力について

デバイス型番：DP83849I

お世話になります。
現在、DP83849Iを使用した弊社製 基板の評価を実施しております。
この際、100Base-Txの電気的コンプライアンステストを行いたいと考えております。
(テスト内容は、{100Baseテスト.pdf} 参照)
電気的コンプライアンステストを行う為には、Phyから100Base-Txの送信ラインに、idleパターンを出力し続ける必要がありますが、
Phyの端子レベル、もしくはレジスタをどのように設定したら、idleパターンを出力し続けられるか分かりませんでした。
お手数ですが、idleパターンを出力するための設定方法を教えてください。
【回答希望納期：4/27(金)】

※ひょっとして、Tx_EN端子をLowにするだけで、Idleパターンがでるのでしょうか？
以上、よろしくお願いします。

[Z77従業員]

お問い合わせ頂き、ありがとうございます。

データシートP.19の”2.3.1 MII Isolate Mode”の項をご参照ください。
http://www.tij.co.jp/jp/lit/ds/symlink/dp83849c.pdf

Auto-Negotiation Modesを100BASE-TXのForced Modeに設定して、PHYをMII Isolate Modeに設定すれば100BASE-TXのscrambled idlesパタンが出力されると考えます。
具体的には、BMCRレジスタに対して以下の設定をすれば良いと考えます。
・AUTO-NEGOTIATION ENABLE(bit10) : 0
・SPEED SELECTION(bit13)                : 1
・DUPLEX MODE(bit8)                        : 1 (or 0)
・ISOLATE(bit10)　　　　　　　　       : 1

[投稿者]

投稿