F2837xD SPI通信について

[ttkkttkk参加者]

F2837xD SPI通信について

デバイス型番：F2837xD

度々お世話になっております

SPI-b通信にて、送信時に最初に意図しないデータが送信されていることがわかり、
送信前に送信バッファをクリアする機能を用意したいのですが
SPIFFTXのTXFIFOをセットすればクリアできるのでしょうか？
また、意図しないデータが最初に送信される現象について
何か原因がわかれば教えて頂けませんでしょうか

[uchidaK従業員]

ttkkttkk様

お世話になっております。

>SPIFFTXのTXFIFOをセットすればクリアできるのでしょうか？

→SPIFFTXレジスタのTXFIFOビットを0に設定すると、TX FIFOがリセットされます。TXFFSTビットが0(empty)となっているかどうかもご確認いただければと思います。

TX FIFOの後段にはTransmit Buffer、シフトレジスタと続いており、念のため、それらのデータの削除も

ご検討いただければと思います。

Transmit BufferはSPITXBUF、シフトレジスタはSPIDATレジスタにて直接データのクリアが可能です。

また、TX FIFOのクリアについてはFIFOモードのみケアが必要と考えます。

詳細はTechnical Reference Manual2228ページ 18.3.2章をご確認いただければと思います。

以上、よろしくお願いいたします。

uchidaK

 

[ttkkttkk参加者]

回答ありがとうございます

送信前にSPIDATレジスタに最初のデータをセットしておくことで
現象が改善されました

ありがとうございました。

[投稿者]

投稿