SNx4AHC273の動作について

[guest]

SNx4AHC273の動作について

TI社製 SNx4AHC273の動作について、念のため確認させてください。

データシートに記載されたFunction Tableについてです。

CLR＝H、CLK=Hのときの動作の記載がありませんでしたが、OUTPUT ＝ Q0という認識で

合っていますでしょうか？

 

[Polnaref従業員]

データシートのp1、「3 Description」に以下の記述が御座います。

These devices are positive-edge-triggered D-type flip-flops with a direct clear (CLR) input.
Information at the data (D) inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock (CLK) pulse.
Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse.
When CLK is at either the high or low level, the D input has no effect at the output.

この記述によりますと、入力されたデータは、セットアップ時間（ホールド時間も同様と推測します）を守れば、クロックの立ち上がりエッジをトリガーにしてQ端子に出力されます。　
クロックがHigh、乃至LowではDの入力は無視される様です。

御参考になれば幸で御座います。
Polnaref

• この返信は3 年、 4 ヶ月前に  Polnaref さんが編集しました。
• この返信は3 年、 4 ヶ月前に  Polnaref さんが編集しました。

[投稿者]

投稿