DAC8812のDigital I/Fについて

[guest]

DAC8812のDigital I/Fについて

TI社製 DAC8812 を使用した回路の実機評価を行っております。

そこで、以下のような事象が発生しており、原因等をご教授していただきたいです。

 

＜現象＞マイコンが設定した値を、DACが出力できない。

＜回路構成>

＜調査>

①DC, ACスペックの確認のため、オシロスコープを使用して、波形を確認する。
→特に問題なし(データシート記載のスペック内であった)。
②CLKを6MHzに変更する。
→現象変わらず。
③マイコンが出力する信号の出力電流の設定を、小→大に変更。
→現象変わらず。
④DACのCLKピン側に、オシロスコープのブローブをつける。
→正常な動作をする。

⑤ ④の結果から、プローブ内部にある抵抗を疑似的にし、DACのCLKピン側に、2MΩのプルダウン抵抗をつける。
→正常な動作をする。

 

＜確認内容>
①上記の回路構成で、懸念点があればアドバイスをお願いします。
②調査の結果をみると、DACのCLK信号の立ち上がり・下がりを緩やかにすると、正常な動作をしているように見える。
この結果から、類似事象等を聞いたことがあれば、ご教授ください。
③不具合箇所の切り分け、調査方法がありましたら、アドバイスをお願いいたします。

 

以上、よろしくお願いいたします。

[KokiTamai従業員]

guest 様

ご投稿ありがとうございます。

この不具合の原因は、クロック反射に伴う、立下り時のバンプが関係していることを疑います。

プローブで触ることで、振るう容量が増え、信号がなまることで改善できたと考えます。

負荷容量の小さなアクティブプローブを使うことで問題の痕跡をつかむことができるかと存じます。

2MΩの抵抗追加は、波形に影響はないと考えます。　但し、抵抗追加に伴う浮遊容量の増加が

改善に寄与したと推測します。

抜本的な改善には、伝送路の反射を防止する対策をお勧めします。

 

以下、シミュレーション結果を報告します。

図1　お送り頂いた回路の基づくシミュレーション

（伝送路の特性インピーダンス100Ω、電気長1ns=配線長150㎜程度）

クロックの立下り時、伝送路反射に起因するバンプが観測されます。

 

図２　お送り頂いた回路にプローブ（負荷容量５ｐF）を付けたシミュレーション

プローブの負荷容量により、反射に起因するバンプが見えなくなりました。

おそらく、このバンプが無くなることで症状が改善したと推測します。

 

図３　お送り頂いた回路にアクティブプローブ（負荷容量１ｐF）を付けたシミュレーション

負荷容量の小さなアクティブプローブをご使用いただくことで問題に関係するバンプを捉えることはできると思います。

図４　お送り頂いた回路に２MΩを追加したシミュレーション

２MΩを追加しても、問題のバンプは改善されないと考えます。

問題が改善したのは、抵抗追加の伴う負荷容量の増加があるためと推測します。

ご参考になれば幸いです。

TAMA

[投稿者]

投稿