DAC63001のパワーオンリセットに関して

[guest]

DAC63001のパワーオンリセットに関して

DAC63001のパワーオンリセットの仕様に関して確認です。3点ほど質問です。データシートP44に「To make sure that a POR occurs, VDD must be less than 0.7 V for at least 1 ms」と書いており0.7V未満を1ms保持しないと確実にPORが入らないと記載があります。これはDAC63001のVDDの供給する外部LDOがディセーブルで、VDDラインがプルダウン(電源IC出力段の抵抗分割)で0Vになっていても1ms満たしていればPORは確実に入るのでしょうか?もしPORが入らない場合、データシートP44「7.4.6.2 External Reset」のソフトウェアリセットを入れれば問題無いでしょうか?これにはI2C/SPIの自動判別ができていることが大前提ですが、電源投入時にハード的にPORが入っていない状態で、I2C/SPIの自動判別は正常に行われるでしょうか？

[LuckyRiver従業員]

Guest様

ご質問の投稿ありがとうございます。
個別メールにてご連絡させて頂きますので、こちらはクローズさせて頂きます。

[投稿者]

投稿