ホーム フォーラム Texas Instruments インターフェース DP83867_Strap Configuration_設定方法について

このトピックには1件の返信が含まれ、2人の参加者がいます。6 年、 3 ヶ月前KJ KJ さんが最後の更新を行いました。

2件の投稿を表示中 - 1 - 2件目 (全2件中)
  • 投稿者
    投稿
  • #3063 返信

    SM
    参加者

    DP83867_Strap Configuration_設定方法について

    デバイス型番:DP83867

    お世話になります。
    DP83867CRRGZの電源オン時やハードリセット時の特定のピンの入力電圧によって動作モードが切り替わる
    Strap Configurationがありますが、その設定方法に関して
    以下の質問があります。

    ・MODE4の場合、Vmaxが0.888×VDDIOとなっていますが
     これよりも大きい電圧(例えば0.95×VDDIO)を入力しても
     問題なくMODE4で動作しますでしょうか?

    ・RX_DV/RX_CTRLはMODE1、MODE2がN/Aとなっていますが
     MODE1の電圧(例えば0V)を入力した場合は
     動作が不定になるのでしょうか?
     それともMODE3で動作するのでしょうか?

    ・Strap Configurationで設定された動作モードは
     PHYのアドレス以外はMDIOで後から変更することは
     可能でしょうか?
    ご教示頂きたく存じます。

    #3095 返信
    KJ
    KJ
    従業員

    SM様

    ご投稿ありがとうございます。
    以下、回答致します。

    >・MODE4の場合、Vmaxが0.888×VDDIOとなっていますが
    > これよりも大きい電圧(例えば0.95×VDDIO)を入力しても
    > 問題なくMODE4で動作しますでしょうか?
    【回答】
    問題なくMODE4で動作する保証はできません。
    STRAP端子は通常動作時は出力となりますので、出力がLow時にSTRAP端子の電圧がVmaxより
    高いと大きな電流が流れる可能性があり、信頼性上の観点から問題になると考えます。
    規定範囲内に設定をお願いします。

    >・RX_DV/RX_CTRLはMODE1、MODE2がN/Aとなっていますが
    > MODE1の電圧(例えば0V)を入力した場合は
    > 動作が不定になるのでしょうか?
    > それともMODE3で動作するのでしょうか?
    【回答】
    動作不定になる場合になりますので、MODE3もしくはMODE4の設定頂くようお願いします。
    もしMODE1,2の設定しかできない場合は、データシートP.48のNOTE記載通り、
    Configuration Register 4 (address 0x0031)のbit7を0にクリアする必要があります。

    >・Strap Configurationで設定された動作モードは
    > PHYのアドレス以外はMDIOで後から変更することは
    > 可能でしょうか?
    【回答】
    変更可能な設定、不可能な設定があります。
    ・ANEG_SEL0,1
    advertise abilityは、register設定ではAdvertise 1000Base-Tのみしか
    設定できませんので、Advertise 10/100Base-Tの変更はできません。

    ・Force MDI/X
    PHYCR register の bit 5で変更可能です。

    ・Half-Duplex Enable (FD/HD)
    BMCR register の bit 8で変更可能です。

    ・RGMII Disable
    RGMIICTL register の bit 7で変更可能です。

    ・AMDIX Disable
    PHYCR register の bit 6で変更可能です。

    ・Speed Optimization Enable
    registerに対応するbitがございませんので変更できません。

    ・Clock Out Disable
    IO_MUX_CFG register の bit 6で変更可能です。

    ・Autoneg Disable
    BMCR register の bit 12で変更可能です。

    ・Fast Link Detect(FLD)
    CFG3 register の bit 15で変更可能です。

    以上、宜しくお願い致します。
    KJ

2件の投稿を表示中 - 1 - 2件目 (全2件中)