クロックの設定について

[dengensekkeiGT参加者]

クロックの設定について

デバイス型番：MSP430FR2155TDBT

クロック（CS）についてユーザーマニュアルを翻訳しながら設定してますが、FLLの内容について何をおこなうものなのか理解できていません。動作の必要性と、設定方法を教えて頂きたいです。
ちなみにCCS8内で　driverlib.h内の　cs.h,cs.c　を参考に設定を記述中です。

なお添付資料はCSの初期設定についてわからないながら記述してみたものです。
8MHzの外部発振子を接続し、MCLK、SMCLK共に8MHzで動かす予定です。
設定不要のもの、不足の物があればご指摘頂きたいです。
よろしくお願い致します。

Attachments:

1. init_CS_181017.txt

[クライフ従業員]

dengensekkeiGT様

お問い合わせいただき、ありがとうございます。
下記に回答差し上げます。

FLLはMSP430内部オシレータ(DCO)の発振を安定させるための機能になります。
基準クロック(typ 32768Hz)をFLLのリファレンスにすることで、DCO周波数を基準クロックと同等の精度で発振させることができます。

今回のように外部振動子8MHzを入力してMCLK、SMCLKへ直接供給するする場合は、内部のDCOは発振する必要がありませんので、FLLも不要になります。
ユーザーズガイドのブロック図で次のような経路での設定になりますので、ご参考ください。

またデータシートP.30より、fHFXT = 8MHzとする場合は、
レジスタビットXT1HFFREQ = 10に設定する必要がございますので、ご確認ください。

外部振動子4MHzをクロックソースとしたサンプルコードもレジスタレベルでございますので、合わせてご参考ください。

よろしくお願いいたします。
Cruijff

[dengensekkeiGT参加者]

回答ありがとうございます。
CS_turnOnSMCLK();はありますが、MCLKのオン処理がdriverlibのcs.h内に見あたりません。
MCLKはCPUが動いていれば常に供給され続けるため、MCLKについてのオン処理は不要という認識で良いでしょうか？

[クライフ従業員]

dengensekkeiGT様

はい。MCLKをオン処理/オフ処理する、といったことは不要です。
SMCLKはCSCTL5.SMCLKOFFビットにて、ON/OFFを設定することができる仕様のため、ライブラリ関数が用意されております。
SMCLKのResetからのデフォルトはON状態です。

以上、よろしくお願いいたします。
Cruijff

[dengensekkeiGT参加者]

疑問点が解消できました。ありがとうございました。

[投稿者]

投稿