リセット端子の処理

[UBS参加者]

リセット端子の処理

デバイス型番：MSP430F5329

リセット端子の処理についてユーザーズ・ガイド35頁に
「47 kΩ プルアップ抵抗、または 10 nF（2.2 nF(1)）プルダウン・コンデンサを備えた内部プルアップ抵抗(1)
・・・
FET インターフェイスまたは GANG プログラマなどの TI ツールを用いて、Spy-Bi-Wire モードまたは 4 線式 JTAG
モードで Spy-Bi-Wire インターフェイスを備えたデバイスを使用するときは、プルダウン・コンデンサの容量は
2.2 nF を超えてはいけません。」
とありますが，FET インターフェイスを使用する場合，プルダウンコンデンサを2.2nFよりも大きいものにしてはいけない理由はリセット信号の遅延によるものでしょうか？それ以外に何か理由があるのでしょうか？

また，添付ファイルのようにリセット端子の前にロジックICとCRのローパスフィルタを使用した回路を考えていますが，そのローパスフィルタのプルダウンコンデンサの容量はどれくらいまで可能でしょうか？

Attachments:

1. 

   1561d10e5a83e93b454d2cc66162c8dd.png
   

[クライフ従業員]

UBS様

お問い合わせいただきまして、ありがとうございます。

MSP-FETならびにGANGプログラマには、MSP430との通信のノイズ対策として、
調整済みの抵抗、ESD保護ICが筐体内部回路にて取り付けられております。

このため、MSP430との間に推奨値以上のコンデンサ、または抵抗を入れると、
JTAG通信が失敗する可能性があります。
基本的に推奨回路通りに設計いただくことをお願いいたします。

MSP-FETの回路は下記資料よりご確認をいただけます。
MSP Debuggers User’s Guide (Rev. L)
P.22~ 5.6.5.4 Scematics
http://www.tij.co.jp/jp/lit/ug/slau647l/slau647l.pdf

JTAGラインの推奨回路につきましては下記資料をご確認ください。

MSP430 Hardware Tools User’s Guide (Rev. AD)
P.21 Figure 2-3.Signal Connections for 2-Wire JTAG Communication (Spy-Bi-Wire) Used by All MSP430 SBWCapable Devices That are Not Part of F2xx, G2xx, F4xx Families
http://www.tij.co.jp/jp/lit/ug/slau278ad/slau278ad.pdf

以上、よろしくお願いいたします。
Cruijff

[投稿者]

投稿