TPS2492のラッチ動作について

[KWN001参加者]

TPS2492のラッチ動作について

デバイス型番：TPS2492

TPS2492が過電圧解除時に
以下の条件の違いでラッチ動作のような振る舞いになっているのですが
考えられる原因はなんでしょうか。

・Timer端子のコンデンサ0.033uF時
　過電圧解除で再出力
・Timer端子のコンデンサ15pF時
　過電圧解除後も出力停止状態
　※無負荷時

以上、よろしくお願い致します。

[forest従業員]

KWN001様

ご投稿ありがとうございます。
今回のご選定されているTPS2492については、リセット動作後はラッチ状態となり、再度操作をさせるためには、リセットを行う必要がございます。

リセットには入力電圧がUVLOのスレッショルドを下回るか、UVENがロー状態になるまでラッチ解除状態となります。
なお、設定されているTimer端子のコンデンサの容量がとても小さく、当該製品の想定される容量としては、50-100pFとのことです。

何かございましたらご連絡ください。
forest

[KWN001参加者]

forest様

ご回答頂きありがとうございます。

上記回答について質問なのですが
過電圧については入力電圧が戻れば出力が自動で復帰すると思っていたのですが
ラッチしてしまうということなのでしょうか？

TPS2492_データシート(p9参照)
OV: The over-voltage monitoring pin is programed with a resistor divider such as R1 – R3 in the Typical
Application Circuit. This function forces GATE and FLT low while the OV condition exists. While V OV exceeds its threshold, the strong GATE pull down (125 mA) is applied for up to 100 µs, followed by the 2 mA pull down. The GATE pull down and FLT are released as soon as the OV condition is cleared. Tie OV to GND if not used.

以上、よろしくお願い致します。

[forest従業員]

KWN001様

回答内容について、誤解を招くような回答となってしまい申し訳ございません。
TPS2492自体はご指摘の通り、過電圧での検出ではラッチ状態にならずに、すぐに動作を開始する旨が
記載されております。
現時点においては、理由を述べることが出来ないため、もし可能でしたら、2つのパターンの事象をキャプチャして
Vout、ゲート、タイマー電圧、入力電流の波形を取っていただくことは可能でしょうか？

お手数をおかけしますが、よろしくおねがいします。
forest

[KWN001参加者]

forest様

過電圧時のTimer端子波形を測定したところ
しきい値4Vを超えていることを確認致しました。
また、電源ON時にも2V程度かかっていることがみれたので
一旦は誤動作しない範囲までTimer端子のコンデンサを調整しようと思います。

[forest従業員]

KWN001様

ご連絡ありがとうございました。
動作については、しきい値をまたいでしまったことでラッチが発生したようですね。

なお、上述のとおり、推奨コンデンサの容量としては50pF以上の大きさのものが良いかと思いますが、
想定される挙動をご確認の上適切なものを選定いただくのが良いかと思います。

また何かございましたらご投稿お待ちしております。
forest

[投稿者]

投稿